搜索资源列表
verilog source
- verilog的源代码。给出来常用的一些例程,对于verilog的使用和学习都有很大的帮助作用。-Verilog source code. Out to some routines commonly used for the use and Verilog study has been very helpful.
PLD与8051接口的参考设计 Xilinx提供_vhdl
- PLD与8051接口的参考设计 Xilinx提供的verilog源代码-PLD 8051 interface with the Xilinx Reference Design for the Verilog source code
标准SDR SDRAM控制器参考设计_verilog_lattice
- 标准SDR SDRAM控制器参考设计,Lattice提供的verilog源代码-standard SDR SDRAM controller reference design, the Lattice Verilog source code
CAN协议控制器的Verilog实现
- 基于FPGA的CAN总线控制器,VERILOGHDL源代码,Q2仿真实现。可用。-FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.
pcit32_verilog_lattice
- 本文件是pci的verilog源代码程序-pci the Verilog source code procedures
8051core-Verilog
- 8051的源代码-8051 source code
5-2-2ModelSim
- MODELSIM 环境下的Verilog 源代码,实现全加器功能-MODELSIM environment Verilog source code, the entire increase functionality
u-uart
- 一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code
clock2001
- 时钟模块之一:二进制转BCD码verilog源代码FPGA advantage编程环境-clock module : BCD switch binary source code Verilog FPGA advantage programming environment
yimazhenque
- 47译码器器的verilog源代码,经过编译仿真的,绝对真确,对初学者很有帮助-47 decoder for verilog source code, compiled simulation, absolute authenticity, helpful for beginners
lpm_mul
- 8*8的乘法器verilog源代码,经过编译仿真的,绝对真确,对初学者很有帮助-8 * 8 Multiplier verilog source code, compiled simulation, absolute authenticity, helpful for beginners
usb1_funct
- usb1.1的verilog源代码。以及其测试仿真文件,现在很难找其测试文件既testbench-usb1.1 verilog the source code. Simulation and test document, and now it is very difficult to find the paper test testbench
Viterbi_v
- Viterbi算法的Verilog源代码。-Viterbi Algorithm Verilog source code.
verilog_cpu
- 一个小单片机的verilog源代码, 包含说明文档-a small SCM verilog source code contains documentation
video_in
- 一个视频信号输入的verilog源代码,里面含有相关的使用文档。
Syn_FIFO
- 一个可综合的同步FIFO的verilog源代码
verilog
- LEON(sparc)微处理器的源代码,有志于微处理器开发的多交流
jpeg_v
- JPEG的Verilog源代码,很有参考价值
S6_VGA_change
- verilog源代码,quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行,
dct
- 离散余弦变换的verilog源代码,经过验证可实现