搜索资源列表
d_e_g_dds
- 基于Verilog HDL的迟早门码元同步方案中的DDS程序,已经仿真通过,可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in the FPGA development board. F
costas_loop
- 集中式插入式帧同步发的verilog源代码-concentrative inserted frame sync
FPGA_FIFO
- 使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据, FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH settings, FIFO_WRITE_CLOCK rising
ask100
- 时钟同步模块:通过时钟同步模块,将模拟前端提取的时钟信号和数据进行同步,使得数字后端可以正确读取数据。-Clock synchronization module: The clock synchronization module, the analog front-end of the clock signal extraction and data synchronization, making the number of back-end data can be read correctly
ZBTSRAM
- 高速同步SRAM控制器参考设计VHDL代码-High-speed synchronous SRAM controller reference design VHDL code
asymmetric_fifo
- 高速同步非对称FIFO,verilog 代码,很有价值的参考设计。-Asymmetric high-speed synchronous FIFO, verilog code, and very valuable reference design.
Sampling_Frequency_Synchronization
- 802.11a接收机的采样频率同步源码,verilog语言的-802.11a receiver sampling frequency synchronization source, verilog language
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
CFO_Correction
- 载波频率同步Verilog程序 基于xilinx ise 实现-Carrier frequency synchronization Verilog program is based on xilinx ise to achieve
bit_synch
- 本人写的MSK解调位同步完整程序,基于QuartusII90环境,采用verilog语言编写,程序简练,可靠性高,而且暂用资源少,适合CPLD器件。文件包含仿真和说明,欢迎下载!-I write a complete program MSK demodulation bit synchronization, based on QuartusII90 environment, using verilog language, procedures, concise, high reliability
square_syn
- 平方环载波同步法FPGA实现的verilog代码-square loop carrier wave syn
weitongbu
- 关于锁相法位同步的VHDL实现,包括BLOCK图。-failed to translate
xor
- 电子技术基础(数字部分)Verilog同步教程 Application Note 异或门实验例程-xor
基于FPGA的巴克码发生器与识别器的设计
- 详细介绍了7位巴克码以及帧同步,7位巴克码与帧同步的关系。-Details of the seven Barker code and frame synchronization, 7 Barker code and frame synchronization relationship.
Frame_Detection
- ofdm系统中的完整帧同步模块,基于verilog实现。-ofdm system full frame synchronization module, based on verilog implementation.
RAM
- 单端口RAM,自己写的单端口RAM,同步写入同步读出,包括TESTBENCH和测试模拟文件-RAM
PCM30_Frame_Sync
- 本程序实现了PCM30的帧同步和失步检测,采用verilog编程,包含了工程文件。-This procedure achieved PCM30 frame synchronization and detection step, using verilog programming, includes the project file.
VHD_Veri_spi
- 一个强大的符合SPI规范的VHDL/Verilog源码文件,传输模式和时钟相位均可以指定,采用同步时钟设计,可以工作在很高的频率下。支持主机及从机模式,强烈推荐使用!-A strong line with SPI standard VHDL/Verilog source files, transfer mode, and clock phase are to specify, using synchronous clock design can work in very high frequen
sfifo
- verilog编写的同步FIFO,功能仿真完全正确,大家可以参考下。-verilog write synchronization FIFO, functional simulation completely correct, we can refer to the next.