CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog Uart

搜索资源列表

  1. uart

    0下载:
  2. 基于verilog语言,使用FPGA对串口功能进行模拟与实现-Based verilog language, use the serial port function simulation and FPGA implementations
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-15
    • 文件大小:7023
    • 提供者:
  1. UART

    0下载:
  2. Verilog写的串口代码,包括发送和接收,在DE2平台测试通过。-Verilog write a serial port code, including sending and receiving, the DE2 platform test pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4629997
    • 提供者:lilu
  1. NIOS_HELLO---uart

    0下载:
  2. NIOS实现uart传输,基于verilog语言编写,黑金开发板-NIOS achieve uart transmission, write verilog language-based, black gold development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:20181823
    • 提供者:quanru
  1. UART

    0下载:
  2. General purpose UART written in Verilog Libero core generator.-General purpose UART written in Verilog Libero core generator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2905
    • 提供者:roob
  1. UART

    0下载:
  2. Verilog语言实现的串口程序,能够烧到开发板上,并与PC连接,通过串口调试助手能够在PC上看到效果。亲测可用-Verilog language serial program that can burn the development board and connected to the PC, to see the effect on the PC via the serial port debugging assistant. Pro-test available
  3. 所属分类:Com Port

    • 发布日期:2017-05-16
    • 文件大小:3860004
    • 提供者:cpx
  1. uart

    0下载:
  2. Verilog代码,串行发送一个起始位,8位数据位1停止位校验位,和波特率选择代码-Verilog code,Serial send a start bit, 8 data bits 1 stop bit no parity bit, and with a baud rate selection code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4986
    • 提供者:侯春雷
  1. UART

    0下载:
  2. 已经过调试成功的fpga串口模块,verilog编写-Has been successful commissioning of fpga serial module, verilog write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:477398
    • 提供者:flywei784
  1. uart

    0下载:
  2. These codes are uart code written by verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3381179
    • 提供者:bdse98
  1. uart

    0下载:
  2. 基于Verilog HDL设计的UART
  3. 所属分类:Document

    • 发布日期:2017-04-04
    • 文件大小:1007128
    • 提供者:周小弟
  1. FPGA--uart

    0下载:
  2. FPGA串口通信源码,通过Verilog来实现功能,新手可以参考下-FPGA uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:497757
    • 提供者:郭晓旭
  1. uart

    0下载:
  2. 利用xilinx 公司的ise软件基于verilog HDL实现UART控制程序-based on the xilinx ise and use verilog HDL language to achieve the purposes that control the uart.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:65196
    • 提供者:尚文东
  1. uart

    0下载:
  2. uart receiver, transceiver code in verilog
  3. 所属分类:嵌入式/单片机编程

  1. uart

    0下载:
  2. 串口的实现代码,用verilog编写的,并附有仿真文件。-Serial implementation code written using verilog, together with simulation files.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1001425
    • 提供者:jianglei
  1. chuankou

    0下载:
  2. verilog uart 串口与计算机通讯多字节通讯程序-UART Verilog serial port and computer communications multi byte communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:278967
    • 提供者:王志
  1. uart

    0下载:
  2. 用Verilog HDL,实现的FPGA串口调试程序,已经在硬件上调试成功-With Verilog HDL, FPGA serial debugger implemented in hardware debugging has been successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3382775
    • 提供者:ruanguopqing
  1. Uart

    0下载:
  2. 使用verilog语言实现FPGA与计算机串口的通信,包括clk分频,uart顶层文件,rx,tx。使用verilog-FPGA serial port to communicate with the computer, including the speed choose, uart top file, rx, tx. Use Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5054
    • 提供者:chen
  1. uart-verilog

    0下载:
  2. 经典rs232串口Verilog源代码,晶振可随意根据具体情况更改,代码风格非常清晰,明了!-Classic rs232 serial Verilog source code, the crystal can be altered depending on the circumstances, the code style is very clear, clear!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1545
    • 提供者:田勇
  1. uart

    0下载:
  2. RS232接口,uart用verilog语言实现-RS232 interface, uart with verilog language
  3. 所属分类:software engineering

    • 发布日期:2017-05-09
    • 文件大小:1831171
    • 提供者:huqiao
  1. uart

    0下载:
  2. 用verilog语言编写的串口读写程序,波特率可调,亲测可用。-this is a program for UART by verilog, which is useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3402552
    • 提供者:xuliming
  1. rxd_interface

    0下载:
  2. 串口接收接口控制,16分频的,和uart——rxd——contrl联合使用-Verilog uart rxdinterface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1531
    • 提供者:王长友
« 1 2 ... 11 12 13 14 15 1617 18 19 20 21 ... 28 »
搜珍网 www.dssz.com