搜索资源列表
H.265_X86_DEMO
- ZPAV（小名H265），凝集 形态，分形，模糊，小波，数字图象处理学 等数学精华， 我 感受到了她的威猛的能量，听到了她的呐喊！她如春雷， 震撼着 单薄数学（DCT+ME+HUFFMAN等）的MPEGxx和H26xx的古老统治！ ZPAV (H.265) 基本算法 ：V0,V6 用了 二维小波；V8 用了 三维小波；V9 用了 四维小波； P帧（ME） 使用了 小波域运动估计；声音(A0,A6,A8,A9), 运动矢量（MV） 使用了 广义小波。 Z
数字频率计实验报告
- 课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
I2C核的设计
- 一个基于Verilog 的I2C总线的设计，希望对大家有用
通过 SPI 接口控制 I2C总线上音频器件数据流
- 用cycloneII的C020芯片来控制SPI转I2C的Verilog HDL程序
HPI
- 借口时序用verilog HDL编程语言实现
CPLD读取ADS7886
- CPLD读取Ti串行ADC芯片ADSL7886的Verilog代码
移位寄存器
- First in first out寄存器的verilog源代码
pll.rar
- 模拟锁相环（apll）的一些simulink模型,Analog phase-locked loop (apll) some simulink model
SOPC_PPT
- 本文件是周立功试验开发板的配套资料，容易学会-This document is ZLG test development board supporting information, easy to learn
A-PAINLESS-GUIDE-TO-CRC-ERROR-DETECTION-ALGORITHMS
- A PAINLESS GUIDE TO CRC ERROR DETECTION ALGORITHMS CRC校验理论与实践的经典教程，Ross写的。-A PAINLESS GUIDE TO CRC ERROR DETECTION ALGORITHMS CRC checksum of the classic theory and practice tutorials, Ross wrote.
5956446verilog_ppt
- 具体介绍VHDL的原理，附带相关的例程。欢迎大家收藏下载-Introduced the principle of specific VHDL, incidental related routines. Welcome to the collection download
ddr2
- 基于Xilinx fpga的ddr2 控制器设计方法-Xilinx fpga-based controller design method of ddr2
c_xapp454
- 这是xilinx应用指南xapp454的中文版本。本应用指南说明与 Micron DDR2 SDRAM 器件连接时，Spartan™ -3 器件中 DDR2 SDRAM 存储器接口的实现。本文档先简单介绍了 DDR2 SDRAM 器件的特性，然后对 DDR2 SDRAM 存储器接口的实现进行了详细说明。-This is the xilinx application note xapp454 the Chinese version. This application note and t
cml
- 基于Verilog的数字基带通信系统 3. 项目描述：本系统为通信原理课程设计课题之一，用Verilog语言编写数字基带通信系统的应用程序，完成P=31的m序列的生成，并进行HDB3编码传输，在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics Communication Theory course des
Quartus2(FPGACPLD)
- 在Quartus2上的FPGACPLD设计，PDF文档-The FPGACPLD design in Quartus2 , PDF documents
urunn_length_s
- <p>用verilog 开发应用于图像压缩编码中使用行程长度编码(run lengthencoding，RLE)对交流系数(Aa)进行编码。</p> -<p> With verilog development for image compression using run length encoding (run lengthencoding, RLE) coding to encode the exchange coefficient (Aa). <
ttraafficLighr
- <p>交通灯状态机的实现，用verilog HDL编程与开发，Xillinx ISE 6仿真，在实际电路中的到验证． 已通过测试。</p> -<p> The implementation of the traffic light state machine, using verilog HDL programming and development, Xillinx ISE 6 simulation, to verify the actual circui
pzextraction
- channel modeling S*P(S parameter) to verilog module-channel modeling S*P(S parameter) to verilog module
test_verilog---Copie
- a verilog-ams code for a p-a verilog-ams code for a pll
RS(204-188)decoder_verilog
- 采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}-Verilog achieved using the finite field GF (28) weak dual basis multiplier