搜索资源列表
lab4_VHDL
- 这是基于VHDL的编程练习，适合于初学者学习VHDL编程，通俗易懂，简明扼要。
Verilog_study
- Verilog黄金指南，比VHDL编程容易
shipin
- vhdl编程 视频传输格式时序 可应用于液晶显示
FIFO
- FIFO的源代码，对FIFO设计有帮助，有借鉴意义，帮助学习VHDL编程
VHDL
- 自我实现的加法和四位数相乘的程序，很不错的，用于vhdl的编程
VHDL_Coding_Style
- VHDL编程风格，在MAXplusII上的应用，包括综合器的设置，设计性能分析等
vhdl-expert
- VHDL高级，在VHDL入门和深入的基础上，介绍VHDL的一些编程技巧，及性能优化措施。
VHDL_example
- VHDL应用举例，介绍了一些基本的VHDL编程示例，有利于初学者更好地掌握这一工具。
generalFIFO
- 通用FIFO的VHDL编程 字深和字长可以自己设计
55593412100vhd
- vhdl编程实例，一共有95个实例。 1_adder 2_adder 3_mul 4_comp 5_mux2 6_reg 7_shiftreg；
VHDL
- 实用VHDL教程,书中内容包括:了解数字集成电路的结构特点 掌握常用EDA工具的基本使用方法 掌握VHDL的基本语法和主要编程要点 掌握常用数字单元电路的VHDL设计 了解数字集成系统的基本设计方法
sram
- FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等
uart
- 基于FPGA的uart控制器，波特率可选，VHDL编程，Quartusii 6.0 平台，vhdl语言编程
rentifanyingshijian
- 测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序
watch
- 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。 （2） 顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。 （3） 用三个发光二极管正确显示以下状态：倒计时状态、顺计时状态
VHDL
- 介绍了ＶＨＤＬ编程语言的基本语法，和一些编程实例
100Examples
- vhdl编程100例,有需要的就下吧
fifo
- 使用VHDL编程的异步FIFO程序 经调试可运行
s6_lcd_v
- FPGA实现的LCD接口，VHDL编程,FPGA芯片为ALtera公司的EP2c35
FPGAyinpin
- 基于FPGA的VHDL编程实现各种音频信号，采用的是周立功公司的fusion_startkit开发板。