CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl 数码管显示

搜索资源列表

  1. VHDL-Responder-Course-Design

    0下载:
  2. 开始键按下后,8个进度指示灯依次点亮,之后开始抢答。4个按键开关代表4个抢答键,由数码管显示最先按下的开关序号,表示此号码抢答成功。若在进度灯全亮之前有任意键被按下,则表示有人犯规!系统结构描述:此系统共包括4个板块,分别是输入板块、计数器板块、数码显示器板块、判断板块,各功能组合一起构成一个完整的抢答器。-Start key is pressed, 8 progress lights were lit, and then answer in the beginning. 4 key switc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:374029
    • 提供者:竹下寺宁
  1. AD0809-VHDL

    0下载:
  2. ADC0809模数转换器 VHDL 代码,用数码管显示值-ADC0809 ADC VHDL code, with digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:980
    • 提供者:zcp2403
  1. vhdl--eda

    0下载:
  2. m 序列发生器 计数器 七段数码管显示 bcd 十六进制转换-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2142
    • 提供者:kuwait
  1. VHDL-LED

    0下载:
  2. 设计一个带计数使能、异步复位、带进位输出的增1六位二进制计数器,计数结果由共阴极七段数码管显示-Design a counter with enable and asynchronous reset, brought by a six-bit output of the binary counter, counting the results from the common cathode seven segment display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:59172
    • 提供者:ds18b20
  1. shumaguanVHDL

    0下载:
  2. 武汉理工,VHDL数码管显示程序,经过调试-VHDL digital tube display program, after the experiment board debugging Wuhan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3976
    • 提供者:戴超
  1. Electronic-Lock-(VHDL)

    1下载:
  2. 开锁代码为2位十进制并行码。 当输入的密码与锁内的密码一致时,绿灯亮,开锁;当输入的密码与所内的密码不一致时,红灯亮,不能开锁。 密码可由用户自行设置。 密码可由七段数码管显示出来。 -The design is based on the VHDL language, using the MAX+ plusII parallel electron two locks design, and design process described in detail. VHDL lan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-07
    • 文件大小:46080
    • 提供者:天街小雨
  1. VHDL-32bit-add

    0下载:
  2. 功能实现:“1015+1016+1017+...+1115” 101个数的累加(1s/次) 数码管显示结果,结果为1015、2031、3048、40-The functions: " 1015+1016+1017+ the ...+1115" 101 the number of cumulative (1s/time) digital tube display results, results 1015,2031,3048,4066 ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:442305
    • 提供者:张前良
  1. PS2键盘实验-识别0-9和A-F 数码管显示值

    0下载:
  2. VHDL FPGA驱动键盘工程及源代码 试验已经通过 直接下载使用-VHDL FPGA driven keyboard Engineering and source code test has been used through direct download
  3. 所属分类:VHDL编程

    • 发布日期:2017-10-31
    • 文件大小:498277
    • 提供者:赵音
  1. simple-microwave-by-VHDL

    1下载:
  2. 用VHDL实现一个建议微波炉设计 1. 微波炉的火力有大、中、小三档可选。用一个按键实现火力的选择,用点阵显示火力档位,点阵的显示随着按键的按下次数而变化,没有选择时默认的火力为大; 2. 微波加热时间在0-59分59秒之间可选。用4个按键分别设置加热时间各位的长度,用数码管显示加热时间; 3. 设置一个开始键,按下此键后开始加热。加热过程中,用数码管倒计时显示剩余时间; 4. 加热过程中,不能修改火力和加热时间; 5. 加热完成后蜂鸣器至少鸣响两声以提醒使用者加热已结
  3. 所属分类:ELanguage

    • 发布日期:2016-01-02
    • 文件大小:743424
    • 提供者:zeroxinshou
  1. Taxi-Charging-VHDL

    1下载:
  2. 一个用VHDL写的出租车计价器例子,采用数码管显示,对里程和费用的显示计算。-Taximeter example, to write a VHDL digital display that displays the calculated mileage and expenses.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:709814
    • 提供者:yilin
  1. digital-clock-for-vhdl

    0下载:
  2. 6数码管显示时钟,带调时功能,能设置闹钟,闹钟响可人为停止,整点报时,带屏保,12和24小时制手动切换,可人为设置时间为倒计时-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:10498
    • 提供者:廖宁
  1. VHDL

    0下载:
  2. verilog程序包 包括数码管显示 lcd 红外线接收和读取 -Verilog package includes digital display lcd infrared receiver and read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:9709375
    • 提供者:小白菜
  1. vhdl-digitle-clock

    0下载:
  2. 数字时钟,四位八段数码管显示,分为显示模块,分频模块,计数模块。-digitle clock,lab display
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-20
    • 文件大小:4233
    • 提供者:郝跃星
  1. VHDL-code

    0下载:
  2. 使用VHDL语言进行门电路,优先编码器,译码器,各进制计数器,数码管显示的编写,在QUARTUS ii上模拟可用-Gates using VHDL language, priority encoder, decoder, each binary counter, write digital display, analogue available on QUARTUS ii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1246
    • 提供者:lucy
  1. VHDL

    0下载:
  2. 有一个实际的十字路口设置有东西、南北两个方向的干道,为确保车辆安全通行,在每条干道的每个入口设置了一组两位数码管显示装置和四组红、绿、黄信号灯,分别用来指示东西方向直行、南北方向直行、东西方向转弯和南北方向转弯;同时设有紧急处理状态,数码管显示可有人工控制,并设有初始化功能。-There is a real crossroads to set something, the north-south trunk road in both directions, to ensure the safe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:935639
    • 提供者:leitao
  1. ds1820

    0下载:
  2. 基于FPGA的温度控制系统 VHDL 数码管显示温度 ds1820 温度报警-The temperature control system based on FPGA VHDL digital display temperature ds1820 temperature alarm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1926
    • 提供者:笑点低
  1. VHDL

    0下载:
  2. 数字时钟,实现24小时数码管显示,可以实现按键校时-Digital clock, 24 hours to achieve digital display, you can achieve the key school
  3. 所属分类:Other systems

    • 发布日期:2017-05-09
    • 文件大小:1831877
    • 提供者:zcx
  1. streetlights-based-on-VHDL

    0下载:
  2. 本程序设计了一个基于FPGA的路灯控制系统,具有时控、声光控、交通控制的功能,即不但可通过对系统人工设定开关灯时间来完成其工作,也可通过采集实际环境的光信号和声音信号来控制路灯工作,还可以通过交通状况控制;此外可以通过故障检测功能,实现对路灯的故障检测,并且可以由七段数码管显示故障路灯编号;同时,利用热敏电阻等器件组成外部电路,用来检测电路温度,此电路具有报警功能,保证系统在正常温度范围内工作。在交通状况控制模式下,利用红外传感器探测目标位置,进而确定输出高低电平。在仿真模拟中结果正确,实现了
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-12
    • 文件大小:18954
    • 提供者:wang
  1. ditie

    0下载:
  2. 3.通过按键7输入购票张数,并用 1 位数码管显示 4.通过按键 6、 5 输入乘坐站数, 并用 2 位数码管显示; 5.用按键 4、 3、 2 表示投入 10 元、 5 元和 1 元三种钱币,并用 3 位数码管显示; 8.系统能够复位。(Design and manufacture a simple subway ticketing system, the specific requirements are as follows:)
  3. 所属分类:系统设计方案

    • 发布日期:2017-12-19
    • 文件大小:4247552
    • 提供者:一世长安
  1. 数字钟(8)

    0下载:
  2. 数字钟(总)整点报时,8位数码管显示。VHDL语言设计。。。。(Digital clock (total) the whole point timekeeping, 8 digital display. VHDL language design....)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:2002944
    • 提供者:tws1011
« 1 2 3 4 56 7 8 9 10 ... 23 »
搜珍网 www.dssz.com