搜索资源列表
计算分数的精确值
- 使用数组精确计算M/N(0<M<N<=100)的值。如果M/N是无限循环小数，则计算并输出它的第一循环节，同时要求输出 循环节的起止位置(小数位的序号) *问题分析与算法设计 由于计算机字长的限制，常规的浮点运算都有精度限制，为了得到高精度的计算结果，就必须自行设计实现方法。 为了实现高精度的计算，可将商存放在一维数组中，数组的每个元素存放一位十进制数，即商的第一位存放在第一个元素中，商的第二位存放在第二个元素中....，依次类推。这样就可以使用数组不表示一个高
myknapsack
- a) 0-1背包问题采用的是动态规划法,该算法思想简介如下: 有些问题常常没有办法把它们分成较小数目的子问题，在这种情况下，可以试着把问题分成必要多的子问题，每个子问题又可以分成数目不确定的必要多的子子问题，这样就会产生大量的子问题。如果分得的子问题界限不清，互相交叉，则在大量的子问题中会存在一些完全相同的子问题，因而在解这类问题时，将可能重复多次解同一个子问题。这种重复当然是不必要的，避免的方法可以在解决一个子问题后把它的解（包括其子子问题的解）保留下来，若遇到求解与之相同的子问题的时候，
ks00
- 分数是两个整数的比，通常表示为 (或b/a)的形式，其中b称为分子，a称为分母，分母不能为0。分数在计算机中以整数或浮点数（有限小数）的形式表示，大多数情况下都是近似表示，具有较大的误差，例如 ，在计算机中用整数表示为0，用浮点数表示为0.333333。本实例就是要设计一个Fraction (分数) 类类型，该类型的对象可以像基本类型数据一样进行运算，结果仍为分数，运算包括四则运算，关系运算，及求一元一次分式方程的解，输入输出要求按分数方式进行。
VHDL
- 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。
小数转分数
- 小数转分数，北航c2的某一次作业题，经测试能通过所有测试点
ewfdasfdsafdf
- 写出一个程序，接受一个以N/D的形式输入的分数，其中N为分子，D为分母，输出它的小数形式。如果它的小数形式存在循环节，要将其用括号括起来。例如：1/3=.3333…表示为.(3),又如41/333=.123123123…表示为.(123)。-Write a program to accept a N/D in the form of input points, where N is the molecular, D is the denominator, the output of its de
fp_2
- 通过Verilog HDL编程，在CPLD上实现任意小数（分数）分频，分频系数为N+A/B.-By Verilog HDL programming, to achieve any decimal in the CPLD (score) frequency, frequency coefficient N+ A/B.
vb.netfuion
- 解二元一次方程,vb.net的代码,不可以输入分数,可以输入小数-Solution of the dual一次方程, vb.net code, can not enter scores, you can enter the decimal
yy
- 给出一个非负小数，找出分子不超过M，分母不超过N的最简分数或整数， 使其最接近给出的小数。如果这个分数不唯一，输出‘TOO MANY’。 输入文件格式(closest.in) 第一行，M，N（1<=M,N<=10^9） 第二行，即小数R，(0<R 输出文件格式(closest.out) 仅一行，若解唯一输出 分子 / 分母(整数K写成K/1)，否则输出TOO MANY 样例输入： 360 120 3.1415926536
VHDL_fenpin
- 利用FPGA进行分频期的设计，包括小数，分数等分频-Frequency for the use of FPGA design phase, including the decimal, the frequency scores of sub-
fraction
- 分数类的定义和实现。例如分数的加减乘除运算和小数化为分数的实现-Score class definition and implementation. For example, addition and subtraction fraction into a decimal fraction multiplication and division operations and the realization of
VHDLfenpin
- VHDL进行分频的完备资料,包含偶数、奇数、小数、分数-VHDL for the completeness of the information divide, including even and odd numbers, decimals, fraction
calculator
- 有理数计算器，可以处理分数小数和整数和负数，并统一以分数的形式输出。-Rational calculator can handle scores of decimal and integer
fenshu
- 实现分数的相加减，分别输出分子分母，避免无穷小数的不准确-Addition and subtraction to achieve similar scores, respectively, the output numerator and denominator
fenshu_xiaoshu
- 通过简单的算法和较合理的数据结构，将所有的分数可以转化成小数。包括循环小数！-This program uses simple data ,and it works well
c
- 单片机c语言中分数转换成小数 单片机c语言中分数转换成小数 -SCM c language convert decimal points SCM c language convert decimal points SCM c language convert the decimal fraction
VHDL_fre_div
- 使用VHDL进行分频器设计 本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设 计，包括偶数分频、非50 占空比和50 占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过Synplify Pro或FPGA生产厂商的综合器进行综合，形成可使 用的电路，并在ModelSim上进行验证。-For crossover design using VHDL This paper describes the use of ex
RecurDecimalPro
- 将分数转化为小数，对徐无限循环小数，能够给出循环节显示，如1/6表示为0.1(6)等-Will be converted to decimal points, infinitely recurring decimal for Xu, able to give a circular section shows, such as 1/6 is expressed as 0.1 (6), etc.
Fraction_Job02
- 分数类。可进行加减乘除的单目、双目运算，小数与分数的混合计算，需手动约分。分数形式打印分数或小数形式输出值-the fraction class.+,-,*,/with one or two parameters. compound calculation between type double and fraction. output in the form of fraction or decimal. do not reduce automatically.
fenshujisuanqi
- 1:两个分数间的运算 2:一个分数和一个整数间的运算 3:几分数间的四则混合运算 4:将分数化为小数 5:将分数化为带分数 6:两分数间的比较 7:一个分数和一个整数间的比较-1: The operation between the two points 2: a fraction and an integer operation between the three: a few points between the four hybrid operation 4: to