CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 数字时钟显示

搜索资源列表

  1. e_clock

    0下载:
  2. CHDL语言编写的数字时钟程序 具有时间显示,整点报时,零点报时,和时间可调-CHDL language digital time clock procedures, the whole point timekeeping, 0.2 timekeeping, and adjustable time
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:3368
    • 提供者:黄永
  1. 一个数字钟的例子1

    0下载:
  2. 这是一个电子时钟,显示时间,通过汇编程序来实现,调用BIOS-This is an electronic clock that shows the time, through compilation process to achieve, call BIOS
  3. 所属分类:编辑框

    • 发布日期:2008-10-13
    • 文件大小:8623
    • 提供者:听海
  1. 数字钟

    0下载:
  2. 报时小闹钟 本程序是一个用汇编编的精致的图形时钟,运行时双击clock图标即可, 钟表显示的时间为本机系统的时间。   按b键可扩大画面 ;按s键可缩小画面;按c键可改变颜色;按e键可听音乐; 按q键退出本程序. -timekeeping small alarm clock this procedure is a compilation series with exquisite graphics clock, double-click the clock running i
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:8345
    • 提供者:张成
  1. 滚动的时钟

    0下载:
  2. 演示数字的滚动显示效果-demo figures show that the rolling effect -------------------------
  3. 所属分类:界面编程

    • 发布日期:2008-10-13
    • 文件大小:150843
    • 提供者:
  1. LCD时钟C51

    0下载:
  2. //日历时钟 //按AN1,进入设置状态 //按AN2,停止闹钟声音 //按AN3,依次进入闹钟功能是否启用,闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态 //按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 //LCD第二排中间显示小喇叭,表示启用闹钟功能,无则禁止闹钟功能(可在调整状态进行设置) //正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动\"willar\" //设置状态,LCD上排最前
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:4961
    • 提供者:李林
  1. LCD时钟ASM

    0下载:
  2. 日历时钟 按AN3,依次进入闹钟功能,闹钟时间,年,月,日和时,分,秒模式,直致退出设置状态 按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 闹钟响时,按AN4即可停止闹钟的声响 正常状态,上排最前面显示一自定义字符,下排最前面闪动\"willar\" 设置状态,LCD上排最前面显示\"P\",下排最前面设置闹钟时显示\"alarm:\",其他显示\"time:\" 闹钟启用时,在LCD下排中间显示一小喇叭,闹钟禁用时,无此
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:5555
    • 提供者:李林
  1. ClockST

    0下载:
  2. 一个简单的数字时钟程序,透明显示,非常不错-a simple digital clock procedures, transparent, very good
  3. 所属分类:界面编程

    • 发布日期:2008-10-13
    • 文件大小:34184
    • 提供者:tuyang
  1. c51_clock

    0下载:
  2. 本原码是采用c51编写的一个数字时钟,据有显示及修改时分秒,年月日,闹铃的功能,并具有省电保护功能,以编译通过-primitive code decoder is used in the preparation of a digital clock, and it showed when changes every minute, date, Alarms functions, and has power-saving protection to compile
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1776
    • 提供者:王芳
  1. DigitaClock

    0下载:
  2. 建立数字时钟 DIGCLOCK程序,使用类似LED的7个显示方块显示了目前的时间。 -to build a digital clock DIGCLOCK procedures, similar LED display cubes 7 shows the current time.
  3. 所属分类:Windows编程

    • 发布日期:2008-10-13
    • 文件大小:5039
    • 提供者:郑森
  1. LED.VHDL

    0下载:
  2. LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序-LED control procedures and VHDL simulation briefed on the use of FPGA LED static and dynamic significantly the figures show clock control procedures
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5583
    • 提供者:少龙
  1. DigitClock

    0下载:
  2. 数字时钟动态显示的程序,可以动态显示系统的时间。-digital clock shows the dynamic process, Dynamic Display System of time.
  3. 所属分类:系统编程

    • 发布日期:2008-10-13
    • 文件大小:1194
    • 提供者:郭树印
  1. VHDL_Development_Board_Sources

    0下载:
  2. 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4642650
    • 提供者:Jawen
  1. EDAmathclock

    0下载:
  2. 用EDA软件实现一个基于单片机的数字时钟,能显示时分秒能复位,语言是C语言(Based on the realization of a single-chip digital clock using EDA software can display minutes and seconds to reset, language is C)
  3. 所属分类:其他

    • 发布日期:2017-12-30
    • 文件大小:7546880
    • 提供者:阿璃
  1. zhong

    0下载:
  2. 多功能时钟界面显示,包括圆形,数字时钟等适用Linux初学者(Multi function clock interface display, including round, digital clock, etc., suitable for beginners Linux)
  3. 所属分类:Linux/Unix编程

    • 发布日期:2017-12-30
    • 文件大小:19456
    • 提供者:玄蟾
  1. timer_se

    0下载:
  2. 数字时钟可以显示分、秒,并通过按键进行复位;数字时钟由四个基本模块组成,顶层模块、分频模块、计数模块、译码显示模块。(1)分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号,控制计数器改变状态。(2)计数模块:秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1,变化状态为0~9,低4位状态变化到9时,高4位加1,变化状态为0~5。秒钟计数达到59时,分钟低四位从1开始,每59秒加1,低4位状态变化到9时,高4位加1,变化状态为0
  3. 所属分类:其他

  1. 单片机电子时钟设计

    0下载:
  2. 单片微型计算机简称单片机,又称为微控制器,是将CPU、RAM、ROM、定时/计数器、I/O接口电路集成到一块电路芯片上构成的微型计算机。本次设计的系统由单片机系统、数码管显示系统、键盘、蜂鸣器等组成,通过按键来控制单片机实现数字时钟的时、分、秒显示,12、24制转换,设定时间、闹钟等不同功能,并通过P0口的输出在LED上显示。该设计具有结构简单、使用方便等特点。(As the single chip computer, also known as micro controller, CPU, R
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-02
    • 文件大小:1430528
    • 提供者:leo510
  1. FPGA_实时时钟设计

    0下载:
  2. 通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Pres
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:356352
    • 提供者:硅渣渣
  1. 电子时钟

    0下载:
  2. 基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-01-10
    • 文件大小:4921344
    • 提供者:AZ1111
  1. Clock

    1下载:
  2. 本设计实现了一种基于FPGA的数字时钟设计,应用Verilog硬件描述语言进行数字电路设计,采用自顶向下的方法将电路系统逐层分解细化,设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-11-22
    • 文件大小:3836928
    • 提供者:威威谈谈
  1. 基于ST89C52的数字时钟

    1下载:
  2. 使用ds12c887时钟芯片 1602LCD液晶显示时分秒年月日 可设置闹钟
  3. 所属分类:单片机(51,AVR,MSP430等)

« 1 2 3 4 56 7 8 9 10 ... 33 »
搜珍网 www.dssz.com