CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 数字系统设计

搜索资源列表

  1. 课题:计数式数字频率的CPLD实现.rar

    1下载:
  2. 本设计的基本要求是以复杂可编程逻辑器件CPLD为基础,通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计,熟练掌握该环境下的功能仿真,时间仿真,管脚锁定和芯片下载。 本系统基本上比较全面的模拟了计数式数字频率计,广泛应用于工业、民用等各个领域,具有一定的开发价值。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:
    • 文件大小:439843
    • 提供者:
  1. 数字电子钟及钟控显示系统设计

    0下载:
  2. 数字电子钟及钟控显示系统设计,内含设计思路和硬件图,源程序以及调试结果-digital electronic bell and bell-controlled display system design, includes hardware design ideas and plans, and debug source Results
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:337735
    • 提供者:张运福
  1. 数字系统设计教程4_9

    0下载:
  2. vhdl的几个编程,4位除法器的设计和原理说明,还有8位CPU设计-VHDL programming, the four division and the design principle that there are eight CPU Design
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:244725
    • 提供者:刘建
  1. mux4_1.数字系统设计的编程

    0下载:
  2. 数字系统设计的编程,实现四选一的多路选择器,用verilog实现。,The design of digital systems programming, to achieve the election of the four MUX, with the realization of verilog.
  3. 所属分类:Windows编程

    • 发布日期:2017-03-23
    • 文件大小:50676
    • 提供者:kahn
  1. Verilog数字系统设计教程(第2版)

    0下载:
  2. Verilog数字系统设计教程(第2版)”这本书的思考题没有答案,要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are programmed o
  3. 所属分类:书籍源码

    • 发布日期:2016-01-27
    • 文件大小:2048
    • 提供者:shixiaodong
  1. VHDL_digital

    1下载:
  2. 《数字系统设计与VerilogHDL》 阐述数字系统设计方法,重点对用vhdl设计开发常用的数字电路和数字系统进行具体阐述,配合大量设计实例。-err
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:5088590
    • 提供者:李立
  1. Digital_Clock

    0下载:
  2. 使用汇编语言实现数字时钟设计,用7seg完成显示,并可以通过button对时钟进行调整。并包括系统仿真原理图,适合做设计者使用-The use of assembly language to achieve digital clock design, with the completion of 7seg show, and can adjust the button on the clock. And includes system simulation schematic diagram,
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:149306
    • 提供者:wl
  1. dsp

    0下载:
  2. DSP设计数字系统设计实例,挺好用的,顶一下-DSP design of digital system design examples, good use, and top-click
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:446633
    • 提供者:zzc
  1. clock

    1下载:
  2. 数字系统设计报告,多功能电子钟,显示年月日星期时分秒,及校时等功能-Digital system design report, multi-functional electronic bell, show date when the minutes and seconds a week, and school functions when
  3. 所属分类:SCM

    • 发布日期:2017-04-27
    • 文件大小:133946
    • 提供者:李凯
  1. book

    0下载:
  2. Verilog HDL与VHDL都是数字系统设计的硬件描述语言,VerilogHDL适合算法级,rtl,逻辑级,门级,而VHDL适合特大型的系统级设计。针对这些特点这两本书深入浅出的介绍了这两种语言。-Verilog HDL and VHDL design of digital systems is the hardware descr iption language, VerilogHDL suitable algorithm level, rtl, logic level, gate-lev
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:15563097
    • 提供者:龙英
  1. 基于单片机秒表系统设计

    0下载:
  2. 基于单片机课程设计_秒表系统设计(汇编),其中有设计介绍及用汇编语言写的关于数字秒表的程序-Based on the microcontroller course design _ stopwatch system design (assembly), which design introduced a program written in assembly language on digital stopwatch
  3. 所属分类:汇编语言

    • 发布日期:2013-04-24
    • 文件大小:184523
    • 提供者:王语
  1. Verilog数字系统设计教程

    1下载:
  2. Verilog教程 数字系统设计 夏宇闻(Verilog Digital System Design)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:22807552
    • 提供者:gss0001
  1. 18.基于2.4GHz的数字基带系统设计与实现.pdf

    0下载:
  2. 数字基带接收子系统包含下变频、低通滤波、微分解调、包检测、帧同步和帧解析六个模块。(The reception subsystem included down-conversion, low-pass filtering, differential demodulation, packet detection, frame synchronization and frame analysis.)
  3. 所属分类:其他

    • 发布日期:2017-12-31
    • 文件大小:1899520
    • 提供者:快乐飞儿
  1. 基于QuartusII的数字系统VerilogHDL设计实例详解

    1下载:
  2. 基于QuartusII的数字系统VerilogHDL设计实例详解(QuartusII based digital system VerilogHDL design examples)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:70060032
    • 提供者:VVVX
  1. Verilog数字系统设计教程(第2版)

    0下载:
  2. 适合学习fpga的童鞋们,verilog语言数字系统设计,一本很不错的学习资料。(Suitable for learning fpga children's shoes, verilog language digital system design, a very good learning materials.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:44099584
    • 提供者:斌河时代
  1. 数字系统设计大作业

    0下载:
  2. 清华大学数字系统设计大作业,基于BF609的七段均衡器(Seven-band equalizer based on BF609)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-04-29
    • 文件大小:4993024
    • 提供者:Flag_for_fail
  1. Verilog数字系统设计

    0下载:
  2. verilog 数字系统设计 -RTL综合 测试平台与验证 的 随书光盘源程序(This rigorous text shows electronics designers and students how to deploy Verilog in sophisticated digital systems design)
  3. 所属分类:书籍源码

    • 发布日期:2018-05-01
    • 文件大小:8197120
    • 提供者:现代楼
  1. Verilog数字系统设计教程

    0下载:
  2. verilog数字系统设计教程,全面,专业,非常不错,适合初学者(Verilog digital system design course, comprehensive, professional, very good, suitable for beginners.)
  3. 所属分类:其他

    • 发布日期:2018-05-03
    • 文件大小:22791168
    • 提供者:rulesover
  1. (DCT)基于MATLAB数字水印系统设计

    0下载:
  2. 数字水印技术作为数字媒体版权保护的有效办法,近年来在国内外引起了人们极大的兴趣。但是由于数字水印技术涉及到的知识面比较广,即使是专业人员有时也感到力不从心,那么如何选择一种有效的编程工具便成为一个亟待解决的问题。(Digital watermarking technology, as an effective way of copyright protection for digital media, has aroused great interest both at home and abr
  3. 所属分类:图形图像处理

    • 发布日期:2018-05-06
    • 文件大小:530432
    • 提供者:qindhj
  1. Verilog数字系统设计教程%28第二版%29 夏宇闻.pdf

    1下载:
  2. 设计词: 数字电路 神经网络 matlab 神经 matlab 仿真 遗传算法(sm3_rst_n, csm2_rst_n, csm1_rst_n, csm0_rst_n, b_10gf_rst_n, f_10gf_rst_n, b_ge_rst_n, f_ge_rst_n, mucus_rst_n, daughter_rst_n, csm0_led_n, csm1_led_n, csm2_led_n, csm3_led_n, hdd_cf_led_n, in_out_irq_n, csm_r
  3. 所属分类:人工智能/神经网络/深度学习

    • 发布日期:2021-04-22
    • 文件大小:7146496
    • 提供者:liang1234!!!
« 12 3 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com