搜索资源列表
tlv1544
- TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后
juchibo
- 实验十一 数/模转换器 一、实验目的 了解数/模转换器的基本原理，掌握DAC0832芯片的使用方法。 二、实验内容 1、实验电路原理如图11-1，DAC0832采用单缓冲方式，具有单双极性输入端(图中的Ua、Ub),利用debug输出命令(Out 290 数据)输出数据 给DAC0832，用万用表测量单极性输出端Ua及双极性输出端Ub的电压，验证数字与电压之间的线性关系。 2、编程产生以下波形(从Ub输出，用示波器观察) （1）正弦波 三、编程提示
MSP430c
- MSP430常用模块程序，采用c语言编写 分为：调试程序 框架程序 异步串行通信程序（点对点通信） 异步串行通信程序（地址位模式多机通信） 异步串行通信程序（空闲模式多机通信） 定时中断程序 PWM输出程序 捕获脉冲信号周期程序 软件模拟异步串行通信程序 基本定时器程序 FLASH擦写程序 非行列式键盘程序 行列式键盘程序 DMA数据传输程序 软件模拟IIC总线读写24C02程序 FLL+锁频环程序
MSP430
- 430例程调试程序 |——5-1 框架程序 |——6-1 异步串行通信程序（点对点通信） |——6-2 异步串行通信程序（地址位模式多机通信） |——6-3 异步串行通信程序（空闲模式多机通信） |——7-1 定时中断程序 |——7-2 PWM输出程序 |——7-3 捕获脉冲信号周期程序 |——7-4 软件模拟异步串行通信程序 |——7-5 基本定时器程序 |——8-1 FLASH擦写程序 |——8-2 非行
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
TKC7524jiekoudianluchengxu
- 根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波-TLC7524 output under the control of timing, the use of interface circuit, by changing the output data, the design o
CPLD_USB
- ：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统中的应用-: CPLD programmable technology with a high degree of functional integration, design flexibility, short development cycle, and low cost. ATMEL-b
1
- 采集0-7路输入来自直流源经分压器产生的0～5 V直流电压（可功能扩展，8路可接不同的传感器，采集不同的信号,例如:温度、湿度、图象、声音等）ADC0809将各路模拟信号分别转换成8位二进制数字信号,再对各路数据进行显示。各路通道采集方式为以约5s为周期循环采集（即0路、1路……7路、0路…）约每5ms更新，重新采集一次。显示方式为循环显示和单路显示：开关打开时，循环显示0-7路采集的数据；开关闭合时，显示当前单路采集的数据。3个七段数码管显示结果:最左边的一个数码管DS0显示通道号，其它两个数
ads7816
- CS有效后的最初1.5至2个转换周期内,ADS7816采样输入信号,此时输出引脚Dout呈三态, DCL K的第2个下降沿后,Dout使能并输出一个时钟周期的低电平的无效信号,在随后的12个 DCL K周期中,Dout输出转换结果,其输出数据的格式是最高有效位(B11位)在前,当最低有效 位(B0位)输出后,若CS变为高电位,则一次转换结束,最高转换速度200kHz-CS valid after the first 1.5 to 2 conversion cycle, ADS7816
MX7821
- A/D模拟数字转换模块采用的是MX7821芯片，该芯片为双列直插20脚封装，管脚定义如图1所示。具体可以参考MX7821数据手册。MX7821读数据时序如图2所示。注意：MX7821最高工作频率为1MHz，也就是读信号RD周期不要小于1us。通信系统大型实验板上的MX7821没有外围芯片，有一个INPUT输入接口，输出8位数据线直接与FPGA相连。一个简单的数据采集程序MX7821.v-A/D digital conversion module is MX7821 chips, the chip
The-pulse-signal-generator
- 脉冲信号发生器：采用DDS技术实现脉冲信号的周期、脉冲宽度、幅值的数控调节。通过单片机与FPGA的并行通信技术将频率控制字及矩形脉冲数据传送给FPGA的双口RAM。模拟输出通道则将信号通过100MHz、8位D/A转换器将波形数据转换成模拟脉冲信号，最后通过高速运放构成的放大器放大，实现幅度连续可调。-The pulse signal generator: using the DDS technology to achieve the pulse signal cycles, pulse widt
dianziqin
- 1、对于一个特定的Ｄ/Ａ转换接口电路，CPU执行一条输出指令将数据送入Ｄ/Ａ，即可在其输出端得到一定的电压输出。给Ｄ/Ａ转换器输入按正弦规律变化的数据， 在其输出端即可产生正弦波。对于音乐，每个音阶都有确定的频率。 各音阶标称频率值： 音 阶 1 2 3 4 5 6 7 频率(单位:Hz) 261.1 293.7 329.6 349.2 392.0 440.0 493.9 2、产生一个正弦波的数据可取32个（小于亦可），不同频率的区别，可通过调节向Ｄ／Ａ转换器
manchester
- 源码包含三个模块，数据发送模块是读取FIFO中的数据后，将并行数据转换为串行，同时对串行数据进行曼彻斯特编码输出。数据接收模块是对接收的数据进行曼彻斯特解码。FIFO控制器模块将接收的串行数据转换为并行，并存储。 曼彻斯特解码部分本文采用了过采样技术，使用了一个8倍时钟进行采样。每一个数据周期采样8次，每四次采样确定一个状态，如果采样到三次及以上高电平则认为是高状态，否则认为是低状态。状态由高到底则是数据0，由低到高则是状态1。-Source consists of three module
The-FPGA-high-speed-data-acquisition
- 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理，I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流，实时性要求高，充分利用FPGA 的并行处理能力，对输入信号实行同时采样、分时进行A/D转换，通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务，使DSP芯片TMS32
adc0804
- adc0804ADC0804: ADC0804是8位全MOS中速A/D 转换器、它是逐次逼近式A/D 转换器，片内有三态数据输出锁存器，可以和单片机直接接口。单通道输入,转换时间大约为100us。ADC0804 转换时序是：当CS＝0 许可进行A/D 转换。WR由低到高时，A/D开始转换，一次转换一共需要66－73 个时钟周期。CS与WR同时有效时启动A/D转换，转换结束产生INTR 信号（低电平有效），可供查询或者中断信号。在CS和RD 的控制下可以读取数据结果。本实验没有使用INTR信-ad
project6
- DSP编程，输出10KHZ PWM方波，ePWM控制ADC转换的启动，每个PWM周期进行一次adc采样，PWM中断中保存采样数据-DSP programming, output 10KHZ PWM square wave, ePWM start ADC conversion control, each PWM cycle once adc sampling, PWM interrupt sampling data stored
wishbone
- Wishbone规范具有如下特点:简单、紧凑，需要很少的逻辑门 完整的普通数据据传输总线协议，包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian)，接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议，允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(
极简方法将日线数据转为周线、月线或其他周期
- 一个很简单的方法可以将k线周期转换为其他周期(A very simple method can be converted to other K cycle cycle)
数据周期 自动转换
- 外汇 数据 转换 \(^o^)/~ 回测用(Foreign exchange data conversion / (^o^) / ~ return measurement)
SteadyWinner
- 下载数据自动转换数据周期 随便看看如果能帮到你可真是太好了(Download the data automatically and change the data cycle to see if it helps you.)