CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 74160

搜索资源列表

  1. shuziluoji

    1下载:
  2. 数字逻辑课程设计,基于EWB软件设计一个数字电子时钟,要求能实现十二进制和二十四禁止的转换,有秒时分的显示,用74160实现的-Digital logic design, EWB-based software to design a digital electronic clock, the requirements to achieve 10 and 24 the prohibition of binary conversion, the second night of the show, w
  3. 所属分类:Education soft system

    • 发布日期:2017-04-02
    • 文件大小:86829
    • 提供者:xxj
  1. gongnengbiao

    0下载:
  2. 用74160构成十进制计数器,其中74160芯片的功能表-Constitutes a decimal counter with 74160, including 74160 chip menu
  3. 所属分类:Other systems

    • 发布日期:2017-04-05
    • 文件大小:78592
    • 提供者:依韵
  1. v74160

    0下载:
  2. This file is the implementation of 74160 in VHDL codes and can be synthesized.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:153492
    • 提供者:HM
  1. cont10_v.sym

    0下载:
  2. 十进制计数器既可采用QuartusII的宏元件74160,也可用VHDL语言设计。在项目编译仿真成功后,将设计的十进制计数器电路设置成可调用的元件cont10_v.sym,用于4位十进制计数器的顶层设计。-Decimal counter can use QuartusII macro components 74160, also available VHDL language design. After the success of the project compiled simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:869
    • 提供者:常云飞
  1. FPGA_JOW74160

    0下载:
  2. 本设计使用了74160期间设计数字钟,并对该设计进行波形仿真,使用QUARTUS ii 设计软件,对于用单元逻辑器件设计数字钟有帮助-This design uses 74160 period design digital clock, and the design of waveform simulation, the use of II QUARTUS design software, the design of the digital clock with the unit logic d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:466944
    • 提供者:li
搜珍网 www.dssz.com