搜索资源列表
PPL
- 该论文设计了一个基于锁相环技术的倍频器，用Proteus软件仿真，效果不错。-Phase-Locked Loop
CD4046
- CD4046中文资料 CD4046中文资料-CD4046 Chinese data CD4046 Chinese data CD4046 Chinese data
beipingqi
- 基于cd4046的倍频器的设计，可以实现1到10khz的倍频-Cd4046-based frequency doubler is designed to achieve a multiplier to 10khz
FM
- 本设计根据锁相环原理，通过两片CD4046搭接基本电路来实现FM调制/解调电路的设计，将调制电路的输出信号作为解调电路的输入信号，最终实现信号的调制解调。原理分析，我们得到的载波信号的电压 大于3V，最大频率偏移 5KHz，解调电路输出的FM调制信号的电压 大于200mV可以看出我们的具体设计符合设计指标。-FM
4046
- cd4046的应用与介绍使用的详细介绍，多多支持-cd4046 application and use of the detailed descr iption, a lot of support
t3
- CD4046锁存器的pspice仿真程序-CD4046 latches pspice simulation program
MP3
- 简易Mp3，触摸控制，PWm驱动蜂鸣器， cd4046调制解调-简易Mp3，触摸控制，PWm驱动蜂鸣器， cd4046调制解调
CD4046 PLL Test
- CD4046 PLL Test circuits
锁相环频率合成
- 基于51单片机的锁相环频率合成器的设计。使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。标准输入信号为1khz方波。(Design of PLL Frequency Synthesizer Based on 51 single chip microcomputer. Using PLL integrated chip CD4046, programmable frequency division chip CD4522 (M