搜索资源列表
eetop[1].cn_ise_book
- Xilinx ISE 9.x fpga&cpld设计指南 光盘附带内容
EVMC6474_CPLD
- FPGA与CPLD连接程序,用于FPGA开发，非常强大，非常好用-fpga
50604
- vhal语言数字时钟设计 fpga cpld -vhdl
QuartusII
- 概述了可编程逻辑设计中Quartus II 软件的功能。解释软件的功能以及这些功能如何帮 助您进行 FPGA 和 CPLD 设计。-It introduces the funcion of the Quartus II software.
UARTVHDL
- UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现UART。-UART is a widely used serial data communication circuit. The design includes UART transmitter, receiver and baud rate generator. Application of EDA design technology based o
zhuan2_10
- 用于FPGA/CPLD开发的2进制转换成BCD码的程序。-For FPGA/CPLD development of two binary into BCD code procedures.
xinhaofashengqi
- 基于CPLD的可变频率正弦信号发生器设计，方便初学者学习FPGA和CPLD-CPLD-based variable frequency sinusoidal signal generator design, easy for beginners to learn FPGA and CPLD
VHDL_fre_div
- 使用VHDL进行分频器设计 本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设 计，包括偶数分频、非50 占空比和50 占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过Synplify Pro或FPGA生产厂商的综合器进行综合，形成可使 用的电路，并在ModelSim上进行验证。-For crossover design using VHDL This paper describes the use of ex
Example-1-1
- XILINX ISE 9.X FPGA/CPLD设计指南第一章代码-XILINX ISE 9.X FPGA/CPLD Design Guide Chapter code
Zet-1.1.2
- 這是一個開放的執行情況等廣泛使用的IA - 32架構（一般稱為 x86）的。這個項目是很新，但它可以合成一個可配置的設備，如FPGA或CPLD的，或作出一個定制的ASIC。兩個 FPGA板目前支持：賽靈思 ML403和Altera DE1。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 這個項目是很複雜的，是在一個非常早期的發展階段。只有16位的一部分（即該80186分之8086）的支持，看
i2c_in_cpld
- 用CPLD实现I2C接口，可以移植到FPGA中-Achieved with the CPLD I2C interface can be ported to FPGA,
Verilogjiaocheng
- fpga/cpld verilog教程精彩-fpga/cpld verilog
fsh
- 这是我的毕业可用8位的LED显示，有小数点的。设计哦，可以用的。可供参考-VHDL-based digital frequency meter With the rapid development of electronic technology, FPGA/CPLD appear in its high-speed, high reliability, series parallel mode of outstanding merit widely used in the electronic
cpldfpga
- cpld 与 fpga的区别 详细的介绍了其主要不同特点-cpld and the difference between fpga
KP5509ADPsch
- 对于学习CPLD和FPGA，自己想画电路板，并学习VHDL硬件语言很有帮助-For learning CPLD and FPGA, they want to draw the circuit board, and learn helpful hardware language VHDL
FPGAandCPLDentry-leveldetailedstudymaterials
- fpga和cpld入门级详细的学习资料，内容很详细很全面。非常实用。-entry-level fpga and cpld detailed study information, the content is more comprehensive. Very useful.
yt7132_clock
- 用VHDL语言编写的12/24小时时钟，利用EDA系统软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法-VHDL language with the 12/24 hour clock, the use of EDA software QuartusII environment based on FPGA/CPLD design of digital system
A-VHDL-Primer---Bhasker
- VHDL exaples project from CPLD or FPGA
VerilogHDL_Emample
- 其他说明： 文中实例基本都不依赖实际具体的硬件，可以在任何厂家任何系列的FPGA/CPLD下综合使用（如Altera等，只要资源充足），还可以利用Synoposy公司的工艺库影射到ASIC，完全可以当作软IPCore使用。 -Other notes: the text does not rely on practical and concrete examples of basic hardware, manufacturers of any series in any of the