搜索资源列表
-
2下载：
有限状态机设计与实现源代码.zip-finite state machine design and realization of the source code. Zip
-
-
0下载：
有限状态机的设计——LCD显示控制实验，用VHDL编写程序，整片报告,Finite state machine design- LCD display control experiments, using VHDL programming, the whole report
-
-
1下载：
有限状态机工作原理、设计方法、步骤等精要说明-Finite state machine working principle, design method, such as Essentials of steps to explain
-
-
0下载：
三进程有限状态机的设计程序，内附有AD574逻辑控制真值表以及采样状态机的原理图-Third, the process of finite state machine design process, logic control of typhoons and rainstorms are AD574 truth table, as well as sampling state machine schematic
-
-
0下载：
各种有限状态机的设计。
VHDL源代码。
-All kinds of finite state machine design. VHDL source code.
-
-
0下载：
含有各类寄存器，AD和DA转换器，各种算法，有限状态机，还些许组合逻辑电路设计代码-Containing various types of registers, AD and DA converters, a variety of algorithms, finite state machine, but also some combinational logic circuit design code
-
-
0下载：
Designing a synchronous finite state machine (FSM) is a common task for a digital
logic engineer. This paper discusses a variety of issues regarding FSM design using
Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and
-
-
0下载：
UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠. -UART is a wi
-
-
0下载：
高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计-Efficient Synthesizable Finite State Machine Design using NC-Verilog
-
-
0下载：
finite state machine design
-
-
0下载：
Win32汇编的课程设计，一个仿xp计算器的程序。
主要是熟悉windows编程，有限状态机的设计。-Win32 compilation of curriculum design, an imitation xp calculator program. Are mainly familiar with windows programming, finite state machine design.
-
-
0下载：
Ring Counter implemented in VHDL usign finite state machine design.
-
-
1下载：
有限状态机设计指导,详细介绍了设计状态机过程中的有关经验，以及各种状态机设计的相互优劣对比-Finite state machine design guidance, details of the design state machine during the relevant experience, as well as various advantages and disadvantages of each state machine design comparison
-
-
0下载：
用FSM（有限状态机）设计SRAM的VHDL语言-With the FSM (finite state machine) design of the VHDL language SRAM
-
-
0下载：
Verilog三段式状态机.pdf
Verilog时序电路及状态机设计.ppt
Verilog有限状态机设计.ppt
状态机.ppt
用状态机原理进行软件设计.pdf
有限状态机.pdf
有限状态机.ppt
状态机原理及用法.pdf
对状态机初学者有帮助。
-Verilog three-state machine the pdf Verilog Sequential Circuits and the state machine design. Ppt Veri
-
-
0下载：
基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
-
-
0下载：
Finite State Machine Datapath Design Optimization and Implementation
-
-
0下载：
此壓縮檔包含四個資料夾(1)Moore Machine(2)Mealy Machine(3)Memory(4)A mini system，學習如何以階層化的方法去撰寫系統內部的小工作區塊，並了解迷你CPU內部的記憶體簡單的運作情形&資料串流-design the finite state machine and the mini system.
-
-
0下载：
VHDL语言 有限状态机交通灯的设计 有限状态机设计部分-VHDL language finite state machine design of traffic lights finite state machine design part
-
-
0下载：
单片机有限状态机的设计技术相关文章资料，状态机设计可以降低循环时间-finite state machine design technongy
-
