搜索资源列表
mdct.tar
- 图像编码 如H263 264 AVS等编码都要用DCT变换,DCT变换IP核很有用
quartus
- 是一些quartusII下的IP核,自主开发的。包括有vga,ram等
IPCore
- 在quartus中使用IP核的实际例子与流程
COLOR_CHAR_MODE_SVGA_CTRL_v1_00_b
- 此ip核是xvga视频接口控制器,主要针对xilinx公司的开发工具
15alteraIP
- altera的15个IP核的源码,可能有用
CF_card_base_on_NiosII
- 基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例.
xapp371
- xilinx里的乘法器ip核程序,booth乘法 wallace tree算法 4-2压缩编码 超前进位加法
lcd_com1
- 青云开发的LCD模块LCM240128ZK3用于ALTERA的FPGA,自己写的AVALON总线IP核,供大家参考
C8051
- VHDL版的C8051核(C8051).evatronix公司的IP核
FFT_ip_veriolg_code
- ip核的FFTverilog源代码,说明不是很具体
usb1.1_Verilog
- usb1.1的设备控制器IP核,是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.
IP core
- VHDL ip core的设计,软核的设计方法-VHDL core of the design, soft-core design
uart_verilog
- 包含UART口的VERILOG源程序,该程序在FPGA上验证通过,可作为芯片设计,或FPGA设计的一个完整IP核,硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can make reference.
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software progra
tiny16cpu_maxII
- 这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核,文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
Quartus+II+++ModelSim+SE+++后仿真+++库文件.rar
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
256点FFT源代码
- 256点FFT IP核。包括16bit和8bit两种精度和C、VHDL、Verilog三种语言的多版本、多精度的IP核
512点FFT
- 512点FFT IP核。包括C、VHDL和Verilog三种语言版本,8bit与16bit两种精度。
静态存储器
- 在FPGA设计IP核中,很有用