CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - VHDL 函数信号发生器

搜索资源列表

  1. vhdl

    0下载:
  2. VHDL 函数信号发生器 VHDL 函数信号发生器
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:14.85kb
    • 提供者:星诺
  1. vhdl2

    0下载:
  2. VHDL 函数信号发生器 VHDL 函数信号发生器
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:11.77kb
    • 提供者:星诺
  1. vhdl3

    0下载:
  2. VHDL 函数信号发生器 VHDL 函数信号发生器
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:3.64kb
    • 提供者:星诺
  1. vhdl4

    0下载:
  2. VHDL 函数信号发生器 VHDL 函数信号发生器
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:10.43kb
    • 提供者:星诺
  1. vhdl5

    0下载:
  2. VHDL 函数信号发生器 VHDL 函数信号发生器
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:21.6kb
    • 提供者:星诺
  1. 200741691252

    1下载:
  2. dds源代码,vhdl程序,函数信号发生器。-dds source code, vhdl procedure, function signal generator.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:4.75kb
    • 提供者:吴飞
  1. jiyuVHDLyuyandehanshuxinghaofashengqi

    0下载:
  2. 好用的函数信号发生器,能产生多种波形,例如,正弦波,方波,锯齿波,阶梯波。-Useful function signal generator, can produce a variety of waveforms, for example, sine wave, square wave, sawtooth, wave ladder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.75kb
    • 提供者:sdfs
  1. signal_generator

    0下载:
  2. 基于vhdl的多功能函数信号发生器的设计,能实现三角波、方波、正弦波。-VHDL-based multi-function signal generator design, can achieve the triangular wave, square wave, sine wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:784byte
    • 提供者:tony
  1. signalgenerator

    0下载:
  2. 使用VHDL编写的函数信号发生器,该模块使用文本输入-Written using the VHDL function signal generator, the module uses text input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:358.69kb
    • 提供者:小陈
  1. clock

    0下载:
  2. 基于VHDL的函数信号发生器,可输出方波,阶梯波,三角波,正铉波,用示波器观察-VHDL-based function of the signal generator can output a square wave, step-wave, triangle wave, positive-hyun waves observed with an oscilloscope
  3. 所属分类:Other systems

    • 发布日期:2017-05-13
    • 文件大小:3.05mb
    • 提供者:niha
  1. SIGNAL_GEN

    0下载:
  2. 利用EDA的VHDL硬件描述语言设计的函数信号发生器,可以产生递增、递减斜波,三角波,阶梯波,正弦波,方波-The use of EDA, VHDL hardware descr iption language design function of the signal generator can generate increased progressively decreasing ramp, triangle wave, step-wave, sine wave, square wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:506.54kb
    • 提供者:心心
  1. zy4668_function

    0下载:
  2. 本源码的功能是用vhdl编写实现多功能函数信号发生器-The source function is written using vhdl achieve multi-function signal generator
  3. 所属分类:Other systems

    • 发布日期:2017-05-19
    • 文件大小:5.26mb
    • 提供者:张楠
  1. dds

    1下载:
  2. 本设计使用8051单片机ip核,并用VHDL语言设计DDS的各功能模块,利用顶层设计的思想组合成DDS(直接数字频率综合)函数信号发生器,并与单片机ip核的I/O口相连。编译完下载到可编程逻辑器件中(FPGA),实现相应的功能。该设计中使用的是LCD2004液晶显示。-dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.29kb
    • 提供者:kelas
  1. SG_FPGA

    0下载:
  2. 2006年电子设计竞赛二等奖,多功能函数、信号发生器核心器件FPGA内部的原理图,主要模块用VHDL代码描述,包括PLL、相位累加器、波形算法和正弦波查找表,可实现0.005Hz~20MHz的多波形信号产生,频率步进值0.005,输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05mb
    • 提供者:zlz
  1. SIGNAL

    0下载:
  2. 函数信号发生器的VHDL实现!绝对原创,内含报告和代码!是正在学习数字电路的同学必备!-Function generator of VHDL! Absolutely original, containing reports and code! The students are learning digital circuits necessary! ~ ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:228.94kb
    • 提供者:Ceylon
  1. dds

    0下载:
  2. DDS数字函数信号发生器,采用VHDL编写,可以产生正弦波、锯齿波、三角波信号,信号的频率和相位都可调。-DDS Digital Function Generator using VHDL write, you can produce sine, sawtooth, triangle wave signal, the signal s frequency and phase are adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.14kb
    • 提供者:郝心情
  1. signal-generator

    0下载:
  2. 基于VHDL的函数信号发生器【正弦波、三角波、锯齿波、方波】-signal generator【VHDL】
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:703.89kb
    • 提供者:gaoyuanli
  1. LCD12864

    0下载:
  2. FPGA实现LCD12864驱动器(内嵌函数信号发生器所需状态机),并行数据传输,VHDL实现。-FPGA realization LCD12864 drive (embedded function generator required state machine), parallel data transmission, VHDL implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.5mb
    • 提供者:WSong
搜珍网 www.dssz.com