搜索资源列表
cordic_generic
- 本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法,并且在原始的级联型的基础上编写的循环(iterative)型的cordic,可通过generic配置。带一个不可综合和可综合的testbench(for altera)。稍微改动可应用于xilinx fpga-a generic synthesizable cordic with 2 modes: cascade and iterative. based on opencores.org version,
Avt3S400A_Eval_MB_parallel_flash_v10_1_01
- FPGA 并行NOR FLash的操作相关,很实用的,基于Xilinx SPartan-3 -FPGA parallel operation of NOR FLash related, it is practical, based on the Xilinx SPartan-3
BUFG_CLK2X_SUBM
- xilinx DCM 应用程序,完全可用-xilinx DCM applications, fully available
dds
- 关于FPGA中DDS核参数设置的资料,英文版的XILINX资料-DDS on the FPGA in the data set of nuclear parameters, the English version of XILINX information
A01
- 利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下载线源代码及线路图。可用来烧录Xilinx,Lattice,Altera等厂家的CPLD/FPGA.-Using XC9572-TQFP100 (Xilinx CPLD) produced by multi-CPLD/FPGA download cable ISP in the source code and circuit diagram. Burning can be used to Xilin
FPGA_NEW_APPROACH_TO_IMPLEMENT_CHAOTIC_GENERATOR.
- In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equations using the Field Programmable Gate Array (FPGA). The aim of this method is to increase the freq
vga_geometry_xps92i_s3_v01_00_03
- Here an embedded System-on-Chip is build, in an Xilinx Spartan-3 FPGA with Microblaze as the processor.A PLB core System is made with the VGA IP core attached to it. The software written for the MicroBlaze processor specifies the object, the color an
BeamformingFPGA
- 波束成型,基于FPGA的波束成型,包括两个文件,一个滤波器,一个xilinx仿真-Beamforming
SerialPort
- 一个用verilog HDL 编写的串口发送程序,可以下载到FPGA中。已经在ActelFPGA中试过了,很好用。稍微修改之后,可以与Xilinx和Altera公司的FPGA兼容。-A programe dialogue to transmit a serial data which is writen by Verilog HDL.
Fingerprint_Identify
- 本项目名称是:基于FPGA的指纹识别模块设计。 主要内容为:本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片,通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取,然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理,得到清晰的指纹图象,再从清晰的指纹图象中提取指纹特征点,存入外部FLASH作为建档模板。指纹比对时,采用同样的方法获得清晰的指纹图像,建立比对模板,然后将比对模板与建档模板利用点模式匹配
MPMC_NPI
- 这是MPMC的NPI接口的,字节读操作的例子-xilinx mpmc core, npi interface example
sfifo_srl
- 针对XILINX FPGA特有的SRLC16E器件,实现的同期FIFO. 特点:宽度深度可配置,面积小。-SRLC16E Based Synthesise FIFO Implement by Xilinx FPGA. The Size is small and FIFO Width, Length can be configured.
ddr2_hamdec64
- VHDL实现的64bit海明码解码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64bit Hamming Code (decode)
ml310_base_linux_kernel_config
- xilinx FPGA,可用于xupv2p开发板的嵌入式Linux内核配置文件-Linux xupv2p
filter
- 这是基于MATLAB下的XILINX的FPGA的FIR滤波器的模型设计文件-This is a MATLAB-based FPGA of the XILINX Model of the FIR filter design documents
BGA1
- 本应用指南针对 FT256 1 mm BGA 封装的 Spartan™ -3E FPGA,讨论了低成本、四至六层、 大批量印刷电路板 (PCB) 的布局问题,同时探讨高速信号和信号完整性 (SI) 因素对低层数 PCB 布局的影响。-Application Guide for the FT256 1 mm BGA package, Spartan ™-3E FPGA, the discussion of the low-cost, four to six, high-
Xilinx_constraints.pdf
- detail timing constraint for Xilinx FPGA design
Exp1-Led
- 本次实验使用 Xilinx FPGA的开发工具 ISE6.x,新建一个工程,并进行综合、布局布线、 下载配置。 这里建立的工程是使用 Create-SOPCMB上的发光二极管显示一个八位二进制计数器, 发光二极管亮表示该位为 0。 -Experimental use of the Xilinx FPGA development tools ISE6.x, create a new project, and comprehensive, the layout of wiring, d
xapp460
- xilinx hdmi tx rx verilog code
xapp856
- 基于FPGA的SFI接口实现(VHDL,Verilog and doc)-SFI-4.1 16-Channel SDR Interface with Bus Alignment