搜索资源列表
-
0下载：
4位二进制比较器，比较两个输入的二进制数-4-bit binary comparator, compare two binary input
-
-
0下载：
EDA实验：掌握使用VHDL 描述组合电路的基本方法，学会使用QuatusII 对VHDL 代码进行综合和仿真，能够使用时序仿真功能对所设计模块进行仿真测试。（四位二进制数比较器 序列信号发生器 十字路口交通灯的设计）-EDA experiment: to master the combination of the circuit VHDL descr iption of the basic methods, learn to use QuatusII of the VHDL code synt
-
-
1下载：
设计模式比较器电路：电路的输入为两个8位无符号二进制数a、b和一个模式控制信号m；电路的输出为8位无符号二进制数y。当m=0时，y=MAX(a,b) 而当m=1时，则y=MIN(a,b)。要求用多层次结构设计电路，即调用数据选择器和比较器等基本模块来设计电路。-Design pattern comparator circuit: circuit input as two 8-bit unsigned binary numbers a, b and a mode control signal m
-
-
9下载：
Logisim四位排序器
先使用1位的swap搭建4位的swap，再使用4位的swap模块和Logisim内置的comparator元件搭建排序电路(请不要使用Plexers类元件)
功能描述:该电路具有4个4位的二进制数字作为输入和4个4位的二进制数字作为输出。它的功能是，将4个输入的二进制数字进行排序，从上往下数第一个输出端口输出的是4个数字中最小的，第二个输出端口输出的是第二小的，以此类推。
输入： A,B,C,D(4bit)
输出： #1,#2,#3,#4(4bit)(#1对
-
