搜索资源列表
Verilog
- DDS，FPGA产生，用verilog语言实现
66666
- 用FPGA 来设计的dds的信号发生器的全部内容都在里面，
四相载波发生器
- 本代码采用Altera公司的FPGA为主控芯片，以开发软件QuartusⅡ为工具，采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。还完成了输入为14MHz，输出为70MHz的四相序方波载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。
Waveform_generator.rar
- 波形发生器，具有良好的人机界面，通过键盘操作，产生需要的波形！,Waveform generator, good human-machine interface, through the keyboard, need waveforms!
hanshuxinhaogai.rar
- 用FPGA做的DDS函数信号发生器，希望大家喜欢,FPGA to do with the DDS Function Generator, I hope everyone likes
ddfs.rar
- 基本FPGA的DDS信号发生器，可产生1-1MHZ任意频率的三角波，方波，锯齿波，正弦波,Basic FPGA-DDS signal generator, can produce 1-1MHZ arbitrary frequency triangle wave, square wave, sawtooth, sine wave
DDSCHU
- 应用硬件描述语言VHDL实现DDS（数字式频率合成器），可以直接应用，下载过到FPGA中，实现过。-Application of Hardware Descr iption Language VHDL realization of DDS (digital frequency synthesizer), can be applied directly, downloaded into the FPGA, achieving over.
d_e_g_dds
- 基于Verilog HDL的迟早门码元同步方案中的DDS程序，已经仿真通过，可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in the FPGA development board. F
MSP430JIAdds
- MSP430和FPGA通信模块四个ROM,里面包含DDS程序代码，通信代码-MSP430 and FPGA communication module of four ROM, which contains the DDS code
QuartusIIVHDLDDS
- 基于FPGA的DDS信号源设计全部内容，可以输出显示频率-FPGA-based design of the DDS signal source of all content, you can display the output frequency
top
- FPGA程序的top.v文件，主要实现DDS信号发生器功能，通过定时器，可简单实现输出幅值无极跳变-FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping
sin125
- 用FPGA实现DDS的信号发生器（正弦波125kHz）-Using FPGA to achieve DDS signal generator (sine wave 125kHz)
dds_using_FPGA
- 利用FPGA实现DDS经过编译没有错误。编译环境为QuartusII7.2，该环境集成了IP核，可以提高开发效率。-FPGA realization of the use of DDS compiled no errors. Compiler environment QuartusII7.2, the environment integrated IP core, can improve the development efficiency.
UseofFPGA
- 利用FPGA实现的DDS，可输出正弦波，输出频率可调-Use of FPGA implementation of the DDS, sine wave output, output frequency adjustable
dds_gen
- 基于FPGA的频率相位可调DDS信号发生器-FPGA-based phase adjustable frequency DDS signal generator
newdds
- 基于FPGA的DDS算法的实现，已经通过FPGA的后端仿真实现-FPGA-based algorithm cordic, has passed the back-end FPGA simulation
FPGA_DDS
- 本文介绍了如何用VHDL进行DDS的设计，其中关键的相位累加器，正弦信号发生器等用VHDL描述-the DDS is depend on the fpga ,and we descr iption it use the vhdl
dds_test
- 使用图形编辑法（block模式）编写的全套DDS部分，应用于FPGA，开发环境为QuartusII。形象直观，用户可以直接生成代码另行应用-The use of graphic editing method (block mode) part of the preparation of the full range of DDS used in FPGA, the development environment QuartusII. Visual image, the user can be d
dds36
- 基于FPGA的DDS调幅与调频，调幅在0到5V步进为0.1V，频率从10HZ到1M，分为两段，一段为10HZ到1KHZ，步进为10HZ，1KHZ到1MHZ，步进为1KHZ-DDS-based FPGA' s AM and FM, AM Stepping in the 0 to 5V for 0.1V, the frequency from 10HZ to 1M, is divided into two paragraphs, one for the 10HZ to 1KHZ, steppi
boxin
- 基于DDS的正弦波形发生器频率在DAC芯片速度的的情况下可以实现大范围的连续可调-FPGA