搜索资源列表
wave_gen
- 波形发生器,带TESTBENCH, 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn -waveform generator, with TESTBENCH.
pingpufx
- 本设计以凌阳16位单片机SPCE061A为核心控制器件,配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高级设计工具System Generator,制作完成本数字式外差频谱分析仪。前端利用高性能A/D对被测信号进行采集,利用FPGA高速、并行的处理特点,在FPGA内部完成数字混频,数字滤波等DSP算法。
expt84_dac2adc
- 基于fpga和sopc的用VHDL语言编写的EDA比较器和D/A器件实现
expt12_5_rsv
- 基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器
shuma
- 7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 \"1101101\" 时,数码管的7个段:g、f、e、d、c、b、a分
exp1
- 基于FPGA的A/D转换 可以用quartusII仿真
work3CNT4BDECL7S
- 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮
AD-Based_on_FPGA.rar
- 使用VHDL语言编写的A/D转换程序,可在FPGA平台使用,VHDL language used A/D conversion process can be used in the FPGA platform
Cyclone_II_FPGA_sch
- altera 飓风二代开发板的原理图,pdf格式 -altera hurricane of the second generation development board schematics, pdf format
pal_vedio
- 基于FPGA的pal制模拟视频显示程序,verilog Hdl-pal-d vedio display fpga verilog
FPGA_AD7822
- 基于FPGA的AD转换控制器设计,AD7822,quartus II,verilog hdl-A Design of the A/D Convertion Control Module Based on FPGA
about-the-experiment-of-FPGA
- FPGA相关实验程序包括点阵、A/D、D/A转换-Related experimental procedures include dot matrix FPGA, A/D, D/A converter
heartbeat
- 整个程序由心率传感器模块,体温传感器模块,3D计步器模块,FPGA开发板,A/D转换器,LCD显示屏等组成。(The entire program module by heart rate sensor, temperature sensor module, 3D pedometer module, FPGA development board, A/D converter, LCD display etc..)
fifo
- IL SAGIT D'UN FIFO EN DEscr iptION DE LANGUAGE vhdl
高大上欧美风商务PPT模板
- 基于FPGA的A/d转换 可以用quartusII仿真(A/d conversion based on FPGA can be simulated with quartusII)
4.ADC_Ctrl
- 模数转换器即 A/D 转换器,或简称 ADC(Analog to Digital Conver),通常是指一个将 模拟信号转变为数字信号的电子元件。(Analog to digital converter, or A/D converter, or ADC. Analog signals are converted into digital signals.)
5.DAC
- 数模转换器即 D/A 转换器,或简称 DAC,是指将数字信号转变为模拟信号的电子元件。(A digital to analog converter, or D/A converter, or DAC, is an electronic component that converts digital signals into analog signals.)
FPGA
- ⑴实验要求基本要求: ①设置一个复位键,按下按键输出电压清零 ②设置两个功能键,控制输出电压以0.2V的步长进行加减。(Pin sets a reset button, press the button to output the voltage reset You set two function keys to control the output voltage by 0.2v step size.)
test_ADC
- verilog 数模转换程序,包括AD与DA,AD能够对于波形的数值进行输出,使用的是ego1开发板(transition of A/D signal)
FPGA等精度频率计
- 先预置一个闸门信号,将该闸门信号作为D触发器的输入端,将被测信号作为D触发器的时钟,当闸门信号有效的时候(即从0到1的时候),在被测信号的上升沿来临的时候,闸门信号被送到D触发器的Q端口。D触发器的Q端口分别连接两个计数器,一个计数器对基准时钟计数(板子上的50M时钟或者用锁相环倍频后的高速时钟),另一个计数器对被测信号计数。当闸门信号有效被送到Q端口的时候,使能这两个计数器进行计数,当基准时钟计数到1s的时候,闸门信号拉低,无效(产生时间宽度为1s的闸门),计算这1s的时间内,被测信号计数了多