CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - miaobiao

搜索资源列表

  1. miaobiao

    0下载:
  2. 一个实用的秒表程序下载,请大家应用的时候注意语言环境等因素-a practical stopwatch download, please use the attention to language and other factors
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.36kb
    • 提供者:s
  1. miaobiao

    0下载:
  2. 汇编语言 电子秒表的程序 有需要的下去看下
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:6.2kb
    • 提供者:zhanbin
  1. miaobiao

    0下载:
  2. 完整的的倒计时秒表设计(指示带闪烁)VHDL代码,Quartus 2开发环境,Archive文件,在Quartus2解压即可。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:110.77kb
    • 提供者:李淡
  1. miaobiao

    0下载:
  2. 一个简单的秒表C++程序程序,开发环境:vc6
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:28.67kb
    • 提供者:正中
  1. miaobiao

    0下载:
  2. 详细编制了单片机秒表的C语言程序开发,并实现了功能
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:13.33kb
    • 提供者:LIGANG
  1. miaobiao

    0下载:
  2. 用c语言编写的单片机秒表程序,该程序能够实现从0-59-With c languages Singlechip stopwatch program, the program can be realized from 0-59
  3. 所属分类:SCM

    • 发布日期:2017-03-25
    • 文件大小:994byte
    • 提供者:andy
  1. miaobiao

    0下载:
  2. 单片机数码管秒表程序。有复位和计时功能。-Single-chip digital tube stopwatch program. Have reset and timing functions.
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:24.36kb
    • 提供者:Wahaha
  1. miaobiao

    0下载:
  2. verilog写的分频程序,可以对输入的频率分频-Verilog write the sub-frequency procedures, can the frequency of the input frequency
  3. 所属分类:assembly language

    • 发布日期:2017-03-22
    • 文件大小:137.24kb
    • 提供者:chen
  1. miaobiao

    0下载:
  2. 基于VHDL环境下的秒表设计源代码 很好用的-Environment based on VHDL design source code stopwatch good use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.36kb
    • 提供者:Jim
  1. miaobiao

    0下载:
  2. 自己做的期末单片机程序设计,设计内容——秒表!-Singlechip do at the end of their program design, design elements- a stopwatch!
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:189.1kb
    • 提供者:圣月
  1. miaobiao

    0下载:
  2. 是电子手表的程序,基本上和市面上的电子表显示方式一样,XX:XX的格式-Procedures for electronic watches, and the market is basically the same manner as the electronic table shows, XX: XX format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:647byte
    • 提供者:小魏
  1. miaobiao

    0下载:
  2. 秒表功能,自带工程,EDA的设计平台QuartusⅡ-Stopwatch functions, bring their own works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.52mb
    • 提供者:huliyan
  1. miaobiao

    0下载:
  2. 8位数码管秒表程序 用单片机C语言编程 八位数码管动态显示-8-bit digital tube stopwatch program with C language programming of eight single-chip LED dynamic display
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:15.77kb
    • 提供者:tangzong
  1. miaobiao

    0下载:
  2. 计时器的最长计时时间为l小时, 为此需要一个6位的显示器, 显示的最长时间为 59分59.99秒。具有开始暂停功能的秒表-miaobiao
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-09
    • 文件大小:1.06mb
    • 提供者:chenshilin
  1. miaobiao

    0下载:
  2. 51单片机秒表,可实现自动计数,自动清零等多种功能-51 microcontroller stopwatch, can realize automatic counting, automatic cleared and many other features
  3. 所属分类:assembly language

    • 发布日期:2017-03-26
    • 文件大小:37.98kb
    • 提供者:xin
  1. miaobiao

    0下载:
  2. 精度达到毫秒级的秒表,用数码管显示,显示范围从0--99.999 有复位 置位功能。-Millisecond precision stopwatch with digital display, display range from 0- 99.999 bit functions are complex.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:10.32kb
    • 提供者:刘建文
  1. miaobiao

    0下载:
  2. 设计一个电子秒表,能显示毫秒,秒,分,并具有复位、暂停等功能-Design of an electronic stopwatch, can display milliseconds, seconds, minutes, and has reset, and pause
  3. 所属分类:Other systems

    • 发布日期:2017-03-29
    • 文件大小:111.39kb
    • 提供者:李明
  1. miaobiao

    0下载:
  2. 设计秒表 可以实现计数清零 停止 实现 59分59秒-miaobiao design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:32.69kb
    • 提供者:thuwudi
  1. miaobiao

    0下载:
  2. 秒表应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单,它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个清零信号,以便秒表能随意停止及启动。 秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为B
  3. 所属分类:Com Port

    • 发布日期:2017-11-09
    • 文件大小:1.67kb
    • 提供者:范增
  1. miaobiao

    0下载:
  2. EDA--miaobiao design-vhdl----miaobiao design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:代林
« 12 3 4 5 6 7 8 9 10 ... 14 »
搜珍网 www.dssz.com