搜索资源列表
-
0下载：
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Development Board VHDL source code q
-
-
0下载：
8位优先编码器。 8位优先编码器。-8-bit priority encoder. 8-bit priority encoder. 8-bit priority encoder.
-
-
0下载：
8位优先编码器
verilog CPLD
EPM1270
源代码-8-bit priority encoder verilog CPLDEPM1270 source code
-
-
0下载：
verilog code for priority encoder
-
-
0下载：
A priority encoder is a circuit or algorithm that compresses multiple binary inputs into a smaller number of outputs. The output of a priority encoder is the binary representation of the ordinal number starting from zero of the most significant input
-
-
0下载：
priority encoder using verilog size is 20kb
-
-
0下载：
this is a verilog source code for priority encoder using if statement.
-
-
0下载：
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。
-Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
-
-
0下载：
用verilog硬件描述语言实现的8-3优先编码器-8-3 priority encoder
-
-
0下载：
8-3优先编码器的设计与实现.8-3优先编码器的真值表，本实验中用Verilog语句来描述.-Design and implementation of 8-3 priority encoder.8-3 priority encoder truth table, use the Verilog statement in this experiment to describe.
-
-
0下载：
the attached programs are source codes of 4-bit ring counter, 16x1 mux, 8x3 priority encoder, 4x16 decoder, full subtractor using two half subtractors
-
-
0下载：
用Verilog语言模拟的8位优先编码器，可作为课堂作业实用，是完整工程代码-Using Verilog language simulation of the 8 priority encoder, can be used as a classroom operation, is a complete code
-
-
0下载：
8-3优先编码，
1、学会用Verilog语言的描述方式来设计电路；
2、熟悉8—3优先编码器，并用Verilog语言实现其功能；
3、掌握Cyclone系列FPGA的程序加载，熟练掌握将.sof文件加载到实验箱中，实现8—3优先编码器的效果。(8-3 priority coding,
1. Learn to design the circuit with Verilog descr iption;
2. Familiar with 8-3 priority encoder and i
-
