CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - qiangdaqi vhdl

搜索资源列表

  1. qiangdaqi

    0下载:
  2. 用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:795byte
    • 提供者:遇见
  1. qiangdaqi.rar

    0下载:
  2. 四人抢答器设计,具有超前抢答显示报警,20秒倒计时超时抢答报警及加分、减分等功能,Answer four design, with advance Answer show alarm, countdown to 20 seconds of overtime Answer alarm and extra points, reducing the classification function
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:1.87kb
    • 提供者:小草
  1. qiangdaqi

    0下载:
  2. 使用vhdl语言设计的一个四人参加的智力竞赛抢答计时器。当有某一参赛者首先按下抢答开关时,响应显示灯亮并伴有声响,此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于100s(显示为0—99),时间显示采用倒计时方式。当达到限定时间时,的发出声响以示警告。 -Using VHDL language design four people to participate in the quiz answer in the timer. When a participa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:187.76kb
    • 提供者:陈小龙
  1. qiangdaqi

    0下载:
  2. VHDL基础 数据对象 抢答器 适合新手-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:452.35kb
    • 提供者:bniy
  1. qiangdaqi

    0下载:
  2.   (1) 抢答器线路测试功能   为了保证比赛的正常进行,比赛前需要调试线路能否正常工作。    (2) 第一抢答信号的鉴别和锁存功能   可以判断谁最先抢到回答的资格,其相应的绿灯表示抢答成功,并具有锁存功能,一直到下一题开始。    (3) 犯规警示功能   可以判断出参赛者有没有在主持人读题的期间按下抢答器,有则相应的红灯亮,同时取消其本轮抢答资格。    (4) 计时功能   可以预置时间,可以进行倒计时并且将时间显示出来。    (5) 计分功能
  3. 所属分类:SCM

    • 发布日期:2017-03-24
    • 文件大小:934.07kb
    • 提供者:孙国栋
  1. qiangdaqi

    0下载:
  2. 四人抢答器,已通过编译,仿真,包括抢答识别、计分、计时、数字显示等功能。-Four Responder, has passed the compilation, simulation, including the answer in his identification, scoring, timing and digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.26kb
    • 提供者:majianhui
  1. qiangdaqi

    0下载:
  2. 抢答器,用vhdl语言编程,在fpga平台上实现。-Responder, with the vhdl language programming, in fpga platform to achieve.
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:34.58kb
    • 提供者:小哇
  1. qiangdaqi

    0下载:
  2. 基于VHDL与FPGA的四路抢答器的设计与仿真。主要模块:抢答、竞争冒险、抢答倒计时、加分减分、超时蜂鸣、按键消抖、答题记时等模块-VHDL and FPGA-based four-way Responder Design and Simulation. Main modules: Responder, competition and adventure, answer in the countdown, plus minus points, overtime buzzer, key debou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.47mb
    • 提供者:丫头
  1. qiangdaqi

    0下载:
  2. 已VHDL语言实现人抢答器,有抢答计时,答题计时,超时报警功能,通过仿真-VHDL language has been one answer device, there is answer in time, answer time, time-out alarm function, the simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.5kb
    • 提供者:louxy
  1. qiangdaqi

    0下载:
  2. 一个关于抢答器的HDL设计,完整源代码 Vhdl编程,编译通过-A Responder on the HDL design, complete source code Vhdl programming, compile
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:751byte
    • 提供者:陈倩
  1. qiangdaqi

    0下载:
  2. 多路抢答器 VHDL语言设计 抢答器是各类竞赛常用的仪器设备之一,它能快速、准确地判决并显示出第一抢答者。本文作者采用MAXPLUSII 软件和MAX7000S芯片,提出了一种四路抢答器的设计方案。该方案具有判断准确、硬件电路简单、容易实现等优点。 关键字:抢答器 竞争 RS触发器 EDA -Multiple Responder Responder VHDL language design competition of various kinds of equipment used, i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:78.72kb
    • 提供者:王天宇
  1. qiangdaqi

    0下载:
  2. 基于quartus II 软件用vhdl语言写的抢答器实验 源代码、最终生成文件全程奉献-Quartus II software-based language used to write vhdl traffic light test source code, the resulting file full dedication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:342.43kb
    • 提供者:大毛
  1. qiangdaqi

    0下载:
  2. 基于可编程软件的抢答器设计,使用的是VHDL语言进行编程-Based on programmable software Responder design,Use VHDL language to program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.13mb
    • 提供者:何雨
  1. qiangdaqi

    0下载:
  2. 基于VHDL语言的抢答器,包括锁存、显示、复位、控制等等各种模块。-Vies to answer first device based on VHDL language, including latches, display, reset, control, etc. Various modules.
  3. 所属分类:Other systems

    • 发布日期:2017-04-29
    • 文件大小:404.24kb
    • 提供者:张楷涵
  1. qiangdaqi

    0下载:
  2. 使用VHDL实现四路抢答器,包含所有源码。可以成功实现-The use of VHDL to achieve four responder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.41mb
    • 提供者:梁坤
  1. VHDL-qiangdaqi

    0下载:
  2. VHDL语言实现的抢答器功能,源码和原理图都包含在文件内,可以直接在FPGA上运行。-The VHDL Responder function, source code and schematics are included in the file, you can run directly on the FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:914.01kb
    • 提供者:程序猿
  1. 60s qiangdaqi

    0下载:
  2. 1.抢答器同时供N名选手,(此处假设4个)分别用4个按钮S0~?S3表示。? 2.设置一个系统“开始复位”开关S,该开关由主持人控制(当主持人按下该开关后以前的状态复位并且开始计时抢答)。?3.抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。?(1. Responder at the same time for N players, (here assumed
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:7.74mb
    • 提供者:drb
  1. qiangdaqi

    0下载:
  2. 简单的使用VHDL语言编写的可在FPGA cycloneIII开发板上实现的三路抢答器(The simple three way answering machine based on VHDL.)
  3. 所属分类:其他

    • 发布日期:2018-04-30
    • 文件大小:10.69mb
    • 提供者:colorful101
搜珍网 www.dssz.com