搜索资源列表
9.7_DIRIVER_control
- 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电机驱动的Verilog-HDL描述 9.7.7 编译指令-\"宏替换`define\"的使用方法 9.7.8 编译指令-\"时间尺度`timescale
fcout
- 频率计源代码,性能很好,verilog写的,顶层原理图,底层语言写的,效果很好,开发环境为quartus-Cymometer source code, good performance, verilog written by the top diagram, the bottom language was written. good effect, and development environment for quartus
H.265_X86_DEMO
- ZPAV(小名H265),凝集 形态,分形,模糊,小波,数字图象处理学 等数学精华, 我 感受到了她的威猛的能量,听到了她的呐喊!她如春雷, 震撼着 单薄数学(DCT+ME+HUFFMAN等)的MPEGxx和H26xx的古老统治! ZPAV (H.265) 基本算法 :V0,V6 用了 二维小波;V8 用了 三维小波;V9 用了 四维小波; P帧(ME) 使用了 小波域运动估计;声音(A0,A6,A8,A9), 运动矢量(MV) 使用了 广义小波。 Z
dpll_demo
- 一个实现简单的数字锁相环Verilog代码,本人借鉴网上现有的代码后经修改在Cyclone II上调通实现,里面有ModelSim仿真成功的波形图
crc_verilog
- 循环码编码器verilog实现,里面包含有源程序和仿真图。
verilog_code
- 有用的verilog hdl实验用程序 配有截图
halfanderandander
- 这是分别用vhdl和verilog语言编写的源程序,里边还附上了生成的电路器件图。
trafficlight_design_based_on_fpga
- 基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图,已下载实现
伪随机序列
- 线形反馈移位寄存器(LFSR)是数字系统中一个重要的结构,本程序可以自动产生AHDL,VHDL,Verilog的源代码及电路原理图。程序可以运行在win98/2000/NT平台-linear feedback shift register (LFSR) digital system is an important structure, the process can be automatically generated AHDL, VHDL, Verilog source code and ci
多功能高精度信号发生器的设计
- 摘要:直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术,其数字结构满足了现代电子系统的许多要求,因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现,改变了现代电子数字系统的设计方法,提出了一种全新的设计模式。本设计结合这两项技术,并利用单片机控制灵活的特点,开发了一种新的函数波形发生器。在实现过程中,本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
digitalclock
- Verilog数字时钟 实现24小时的监控,用七段码显示出来,包含时序图等 在ISE下仿真-digital clock Verilog
FPGA-Verilog-I2C
- FPGA描述I2C协议过程,采用Verilog语言编写,压缩包里含有完整的代码(已经综合仿真),仿真图-FPGA I2C protocol process descr iption, using Verilog language, compressed bundle contains the complete code (already integrated simulation), simulation map
verilog-ManchesterCoding
- verilog实现的曼彻斯特和差分曼彻斯特编码。压缩包中有源码和结果截图,代码又注释。-The implementation of Manchester Coding and differential Manchester Coding. The file has the source code and the picture of the result. The code is explanatory.
bubblesort
- 根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果,含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
sramf
- 简单的verilog程序,完成sram读写,CY68013开发板的原理图和PCB档。(array to simulate SRAM wire [(dqbits - 1) : 0] memprobe = {bank1[A], bank0[A]};)
0001_EPM3064最小系统模块_带JTAG_LED_2mm插针
- EMP3064的开发板板,原理图,verilog例子,板子说明,规格书,全套资料(EMP3064 development board, schematics, Verilog examples, board instructions, specifications, a full set of information)
add
- 一个用quartus原理图输入的全加器,(A full adder with quartus schematic input,)
traffic
- 交通灯设计,用verilog语言来实行,不包含设计原理图(aknsh s kjsf kwfh jfls ljfsl s lfjls jlsj ls jlf l ljfs ljljl f jljl ljjlsfj ljlsfj ljsflhig)
状态机
- 本代码跟据状态转移图,通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)
遥控器编码电路
- 该代码根据时序图,采用verilog代码实现了遥控器编码电路的功能。(The code according to the timing diagram, using Verilog code to achieve the function of the encoding circuit of the remote controller.)