搜索资源列表
用VHDL语言在CPLD_FPGA上实现浮点运算
- 用VHDL语言在CPLD/FPGA上实现浮点运算的方法-in VHDL CPLD / FPGA achieve floating-point computation methods
digitalsecondwatch(VHDL)
- 应用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ开发软件设计数字系统,能够显著增强设计的灵活性,提高产品的性能,减轻设计的工作量,缩短设计周期。传统的“固定功能集成块+连线”的设计方法正逐步地缩小应用范围,而基于芯片的设计方法正成为电子系统设计的主流。ＶＨＤＬ语言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ开发软件已成为设计复杂数字电路系统的重要工具。-use VHDL, CPLD, EDA software to design digital system, can significantly improve design f
PID.rar
- 本文运用硬件描述语言vhdl所写的PID算法的硬件实现在FPGA/CPLD,In this paper, the use of hardware descr iption language written in vhdl hardware PID algorithm in FPGA/CPLD
CPLD-CRACK-SIEMENS-200PLC
- 可用来破解分析西门子200 PLC与模块的通讯协议，基于ALTERA CPLD EPM240的设计. 需要配合分析板配套使用。-Analysis can be used to crack the Siemens 200 PLC and the communication protocol modules, based on the ALTERA CPLD EPM240 design. The need to tie in with the analysis supporting the
keyboard
- 键盘程序：基于cpld开发环境的4*4键盘程序，很有用哦-Keyboard procedure: CPLD-based development environment 4* 4 keyboard procedures, useful Oh
UART
- 串口实验，很好用，我还有verilog HDL VHDL CPLD EPM1270 源代码-Serial experiments, very good, and I still have the source code verilog HDLVHDL CPLDEPM1270
CPLD
- 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同
lcd
- 使用PS2接口的键盘的小键盘输入，在12864液晶上显示出来，使用平台为CPLD或FPGA-PS2 keyboard interface to use a small keyboard input, in the 12864 liquid crystal display, use the platform for the CPLD or FPGA
CPLD
- 摘要：本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计，用CPLD 作为交通灯控制器的主控芯片，采用VHDL 语言编写控制程序，利用CPLD的可重复编程和在动态系统重构的特性，大大地提高了数字系统设计的灵活性和通用性。 关键词：CPLD；VHDL；交通灯控制器 中图分类号：TP39 Abstract ：This paper introduces the electronic-traffic lamp, which is based on the VHDL and is co
CPLD
- CPLD初始化程序,用于DSP5416与SAA7111A的时序控制初始化.-CPLD initialization procedure for the DSP5416 and the timing control SAA7111A initialization.
VHDL100Examples
- CPLD中常见模块设计资料,100个精典的例子-CPLD module design information in common, 100 examples of classical
plx9054-localbus-cpld-vhdl-src
- PLX 公司 PLX9054 pci target controller local bus interface vhdl programe-PLX inc. PLX9054 pci target controller local bus interface vhdl programe
cpld
- CPLD VHDL 数码管程序 流水灯程序 时钟程序 -CPLD VHDL program LED lights water clock procedures procedures CPLD VHDL program LED lights process water clock procedures
CPLD
- 风力发电设备用CPLD外围控制程序。包括故障锁存，IO口输出输入，地址线译码等。-Wind power generation equipment control procedures external CPLD. Including the fault latch, IO I O, address decoding and other lines.
deCPLDVHDLshijong
- 基于CPLD的VHDL语言数字钟（含秒表）设计 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
48led
- 此软件用的是QuartusII 5.1的环境编写的CPLD内的程序，CPLD用的是EPM7128，实现的功能是对计算机的ISA总线读写操作，计算机通过ISA总线，再通过CPLD，来控制LED的亮和灭-This software is used in the preparation of QuartusII 5.1 environment within the CPLD procedures, CPLD using EPM7128, the function of the realization
cpld-pci
- 使用 cpld实现pci的功能，思路较为简单方面，希望大家可以测试一下-Use cpld achieve pci functions, a relatively simple idea, the hope that we can test
rs232
- 这是cpld，EPM240数据通信rs232程序，希望与大家分享-This is cpld, EPM240 data communication rs232 procedure, hoping to share with you
GPU in VHDL
- 这是一篇关于在可编程逻辑器件（CPLD）上实现一个8 比特的图形处理器GPU的报告-This report is about how to achieve an 8-bit graphics processor GPU on the programmable logic device (CPLD).
I2C-CPLD
- I2C总线通讯的CPLD实现，包括详细的设计方法及源程序。-I2C总线通讯的CPLD实现