搜索资源列表
spi
- VHDL 实现的SPI接口，在Altera EMP7128 上应用过-VHDL SPI interface, the application of Altera EMP off
music
- 一首VHDL自动音乐发生器程序，在Altera EDA软件下测试通过
fpga_vga_sync_block
- altera fpga 基于vhdl,实现vga的同步block.
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
8.1
- ALTERA quartusii 破解 -quartusii
fpga_div
- Altera的FPGA，设计的硬件除法器-Altera' s FPGA, the design of the hardware divider
code
- This code for ASCII ALTERA
an497_design_example_altera_CPLD_LCD
- altera cpld lcd controller
dds_v3_test3
- DDS控制器在FPGA上的实现，使用Quartus II8.1开发环境，使用Altera 原理图设计方法，10位宽度，配合dac9-DDS controller in the FPGA on the realization of Quartus II8.1 use development environment, the use of Altera schematic design, 10-bit width, with dac900
PWM_GEN
- 这是Altera PWM生成的一个实例。包含project文件，源代码，仿真文件。经过验证，实际可用。-This is an example of Altera PWM generated. Contains the project files, source code, simulation files. After verification, the actual available.
ddsgt
- 采用DDS技术，在Altera 8.1软件下，利用VHDL语言编程，从而产生正弦波信号，经调试，文件正确可用-Using DDS technology, Altera 8.1 software, using the VHDL language programming, resulting in sine wave signal, after debugging, documentation is available right
treff-ddr-sdrh
- 本程序源码是DDR SDRAM控制器的VHDL程序源源码，由ALTERA 提供 -The program source code is DDR SDRAM controller VHDL source source code provided by ALTERA
TUP3_clocckh
- 这是一个电子钟程序，采用VHDL开发发，在altera的FPGA板上实现。 -This is an electronic clock procedures, using VHDL development hair, altera FPGA board implementation.
vhdl
- verilog for LVDS altera stratix4
vhdl
- altera DE0 fpga开发板中文资料-altera DE0 fpga development board Chinese data
lab2_1
- Lab2 part1 altera VHDL Course
lab2_2
- Lab2 part2 altera VHDL Course
lab2_3
- Lab2 part3 altera VHDL Course
lab2_4
- Lab2 part4 altera VHDL Course