搜索资源列表
shiyan3niu
- 1.利用FLEX10KE系列(EPM10K100EQC240-1X)的CLOCKBOOST (symbol:CLKLOCK),设计一个2倍频器,再将该倍频器2分频后输出。 对其进行时序仿真。 2.设计一个数据宽度8bit,深度是16的 同步FIFO(读写用同一时钟),具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz, 将1-16连续写入FIFO,写满后再将其读出来(读空为止)。 仿真上述逻辑的时序,将仿真
FIFO
- 本次设计是完成8bit的数据fifo传输,缓存为8个字节。包含读写功能,能正确实现功能,并通过时序仿真。- The design is complete fifo 8bit data transmission, the cache is 8 bytes. Contains read and write functions, can function properly implemented, and by timing simulation.
FPGA_STM32_code20170704
- 无加我哦哦我二节课我今儿看人家就是等你回家我就饿哦了解那就射了我儿我去盆里设立我了我了为理我了我二姐(No I oh oh I have two lessons today I see people are waiting for you to come home. I know it is hungry Oh my son shot me to set up my bowl for me my sister)
DSP读写基于FPGA的FIFO
- 本文档提供了DSP对FPGA中的FIFO的读写时序以及编程思路,供大家参考。(This document provides DSP on the FPGA FIFO read and write timing and programming ideas for your reference.)