搜索资源列表
xferplot
- MATLAB的FPGA数字信号处理程序 类似于DSP的C语言 简称SG，大家指教！！ -MATLAB FPGA digital signal processing DSP similar to the C language acronym SG, we know! !
V4_SI
- 针对FPGA设计的信号完整性分析，以及设计指导,网页视频和音频，识货的下-FPGA design for signal integrity analysis, and design guidelines, web video and audio,识货next
EP1C3_12_10_PHAS
- 基于FPGA的移相式DDS正弦信号发生器的VHDL源代码，压缩包里是在Quartus里做的工程，FPGA用的是Cyclone1C3系列-FPGA-based phase-shifting of the DDS signal generator sine VHDL source code, compressed in the bag is done in Quartus Engineering, FPGA is used Cyclone1C3 Series
EP1C3_12_7_SPCTR
- 基于FPGA的信号采集及频谱分析，用VHDL编写，压缩包里是Quartus下的工程。AD采样用状态机实现，并存入LPM_RAM。设计了一个UART模块（也是状态机实现的），可将数据发到ＰＣ机上。-FPGA-based signal acquisition and spectral analysis, prepared with VHDL, Quartus compression bag is the next project. AD sampling state machine used to
BGA1
- 本应用指南针对 FT256 1 mm BGA 封装的 Spartan™ -3E FPGA，讨论了低成本、四至六层、 大批量印刷电路板 (PCB) 的布局问题，同时探讨高速信号和信号完整性 (SI) 因素对低层数 PCB 布局的影响。-Application Guide for the FT256 1 mm BGA package, Spartan ™-3E FPGA, the discussion of the low-cost, four to six, high-
fpga
- 这是数字信号的FPGA实现的教程，希望对大家有所帮助。-This is the FPGA digital signal to achieve the course, we hope to be helpful.
fpganaoz
- 基于FPGA闹钟系统的设计。 1.秒模块实际上是一个计数器，一秒记录一次并输出。 2.分，时模块在一个脉冲上升沿计数一次的基础上，加入了时间调整控制。 3.调整时间的控制模块，在使能信号有效时，才可实现时分的调整。 4.闹钟调整及控制模块，可实现闹钟设时的调节功能。 5.显示模块，实现时间与闹钟显示的切换。 6.闹铃模块，实现闹铃的发声装置。 7.总逻辑模块，实现电子闹钟相应功能的总系统。 -FPGA-based alarm system design. 1. S
radar1
- 介绍了利用Altera公司的FPGA 器件 (cyclone) 产生线性调频信号的DDS工作原理、设计方案、电路结构。并详细讨论了利用FPGA 器件实现DDS技术时, 采取的一些改进优化措施-Introduced the use of Altera' s FPGA device (cyclone) generate a linear FM signal DDS working principle, design, circuit configuration. And discussed i
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
FPGA
- FPGA基础知识点拨，今FPGA 在复杂逻辑电路以及数字信号处理-FPGA basics of coaching, this FPGA in complex logic circuits and digital signal processing
FPGA
- 用Vrilog产生一个混沌信号，并用MATLAB仿真，画出波形。-With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.
fpga
- 本系统以STM32控制器为核心，配合FPGA，采用等精度测量法，通过程控放大器对不同输入电压信号进行分档，实现宽带小信号放大。分档放大后的信号经过整形电路，通过FPGA对其边沿进行检测计数能够实现对正弦波的测周与测频，方波时间间隔的测量，矩形波占空比的测量，并采用彩色TFT进行显示测量信息。对于输入的高频信号能够在低于10mv有效值准确完成电路的放大和测频。-The system with STM32 controller as the core, with FPGA, using equal
SPWM信号产生系统IP软核设计及验证
- 针对电力电子领域的需求，采用自然采样法设计了一个全数字三相SPWM信号产生系统IP软核．通过数字频率合成技术实现了对电源频率的辅确控制．使电源频率精度达到16位．其中。通过调节控制参数．分别实现了电源频率与载波频率的7级、8级控制．最后。搭建了基于FPGA的测试系统．验证了系统功能的正确性．(According to the requirement of power electronics, the natural sampling method for the design of a full
DDS
- 描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be
嵌入式视频处理基本原理-中文版
- 嵌入式视频处理基础，对各种视频格式及视频数据流信号解码与编码进行了详细的介绍，做视频处理不可多得的工具书(Embedded video processing basis, a variety of video formats and video data stream decoding and coding are introduced in detail, very helpful for video processing)
相控阵雷达信号处理器的FPGA设计与实现
- 本篇论文主要是讲基于FPGA实现相控阵信号处理,对正在学习相控阵的朋友希望有所帮助(This paper mainly deals with the implementation of the phased array signal processing based on FPGA, which is helpful to the friends who are learning the phased array.)
FPGA_hslogic_GPS
- FPGA代做，通过能量算法来实现GPS弱信号捕获(FPGA generation, GPS weak signal acquisition by energy algorithm)
071162程序
- 设计一个用于篮球比赛的定时器。要求： （1）定时时间为24秒，按递减方式计时，每隔1秒，定时器减1； （2）定时器的时间用两位数码管显示； （3）设置两个外部控制开关，开关K1控制定时器的直接复位/启动计时，开关K2控制定时器的暂停/连续计时；当定时器递减计时到零（即定时时间到）时，定时器保持零不变，同时发出报警信号，报警信号用一个发光二极管指示。 （4）输入时钟脉冲的频率为50MHz。 （5）用Verilog HDL语言设计，用Modelsim软件做功能仿真，用Quartus II综
AD9959?FPGA
- AD9959 4路信号的产生，相频幅 在xilinx系列S6下通过编译(Generation of AD9959 4 Channel Signal, Phase Frequency Amplitude Compiling under Xilinx Series S6)
SSI-ABZ
- SSI转ABZ信号FPGA程序，测试完全可用(Function of SSI convert to ABZ signal,is available)