搜索资源列表
````
- Multiplexer 16-to-4 using Selected Signal Assignment Statement
Multiplexer
- 這是一個4位元的多工器，是由一個2位元的多工器所構成-This is a 4-bit multiplexer is determined by a 2-bit multiplexer posed by
cpu
- 包括1) 时钟发生器 2) 指令寄存器 3) 累加器 4) RISC CPU算术逻辑运算单元 5) 数据控制器 6) 状态控制器 7) 程序计数器 8) 地址多路器 -1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7),
Mux_4by1
- 4选1复用器，输入4路8bit的信号，通过控制信号来选择输出哪一路-Multiplexer
project1
- 4比1多路选择器，HDl verilog语言编写，能在DE2上运行-4 to 1 multiplexer, HDl verilog language, able to run on the DE2
VHDL_book1
- gate：基本逻辑门的实现和验证 mux4_1_gate：多路复用器的门级实现和验证 mux4_1_behav：多路复用器的行为级实现和验证 seg7_gate：7段数码管逻辑门实现和验证 seg7_behav：7段数码管case语句描述和验证 mux7seg：采用按键复用7段数码管的实现和验证 clkseg7：采用时钟自动扫描复用7段数码管的实现和验证 comp4_gate：4位比较器结构化实现和验证 comp8_behav：8位比较器行为实现
oscope-1.5.tar
- c语言编写 示波器模拟软件， 具体看英文介绍。- This is an oscilloscope program written in c using the XForms library. It uses the PC s parallel port for data input. The way it s done is as follows: first data bit 1 is set to 1 then to 0 to enable the a-to-d
mux4to1
- this file is vhdl code od multiplexer 4 bit.it is structral
mux
- this code describes 4:1 multiplexer code
LAB#5
- 1. 奇同位產生及檢查器 2. function : 4對一多工器 3. task : 8位元全0全1檢查器(1. Odd parity generation and checker Function: 4 pairs of a multiplexer 3. task: 8 bit all 0 all 1 checker)
module multiplexer4
- Verilog code for multiplexer