搜索资源列表
q2_7_license
- altera quartus 2 7.0 许可文件-altera quartus 2 7.0 permit documents
Crack_QII72
- QUARTUS-7.2的破解软件，可以破解QUARTUS-7.2，能用到2034年。
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
CDM2.04.16WHQLCertified
- altera quartus 9.0 在win7 64位下的下载器驱动-altera quartus 9.0 usb_byteblaster_driver in window7 64
work16bit
- 使用CORDIC算法来实现开方运算，结果通过QUARTUS7.2仿真，精度较高-CORIDIC Algorithms uesd for sqrt.The result though the QUARTUS 2 7.2 soft.
BCD_count
- BCD counte use in Quartus 7.2
Crack_patch
- Quartus 7.2的破解补丁程序-Quartus 7.2 hack patch! ! ! !
clk_div
- 用了20bit的计数器cnt，循环的计数，所以说一个周期有2的20次幂也即大约有1M分频，因为主时钟50MHz（周期就是20ns），所以20ms一个计数周期。蜂鸣器就以20ms的周期性发声，大家可以改变cnt的值看看效果。-quartus clock divided
PipelineCPU
- Quartus II 7.2环境中，采用硬件描述语言VHDL独立完成了基于MIPS指令集的32位RISC处理器的逻辑设计-quartusII mips pipeline 32bit cpu design
clock
- 用vhdl写的数字电子时钟，能够定闹钟，定点报时，调时，用Quartus II 7.2 (32-Bit)写的，压缩文件，里面有源程序，仿真文件等（就是所建的工程）-Digital electronic clock vhdl write, to set the alarm clock, designated chime tune, written using Quartus II 7.2 (32-Bit), compressed files, source code and simulation
NIOSII_Qsys_EP4CE15_v1.1.2
- Quartus II11.0中，已使用Qsys代替SOPC Builder,是以后Nois开发的一个趋势-instead of SOPC Builder in Quartus II，It s important to Nios II
a-sound-alarm
- Sourse code of the DIGITAL CLOCK in QUARTUS ll Performed: 1 Time setting 2 Alarm 3 Display refreshing
VGA_Sync_Module
- 基于verilog和quartus 2的vga彩条显示程序-ColorBar display Based verilog & quartus
software_source_files
- bemicro software source file for starting with altera programming as starter and getting involved with altera quartus 2
Example-b4-1
- 1.定制一个双端口RAM，DualPortRAM 2.在顶层工程中实例化这个RAM 3.实现这个工程，在Quartus II仿真器中做门级仿真 在ModelSim中对这个工程进行RTL级仿真-1. Customize a dual-port RAM, DualPortRAM 2. In the top-level project instantiate RAM 3. To achieve this project, do gate-level simulator in Qua
Example-b8-2
- 使用ModelSim对Altera设计进行时序仿真的简要操作步骤 1.建立工程，设置仿真工具选项参数 2.使用Quartus II编译工程 3.建立仿真工程 4.Altera仿真库的编译与映射 5.编译HDL源代码和Testbench 6.启动仿真器并加载设计顶层 7.打开观测窗口，添加信号 8.执行仿真-Using ModelSim Altera design for timing simulation of brief steps 1. Establish pro
ADDER8B
- 8位加法器设计，包含源程序，仿真，用quartus 2打开-a 8 bit add
Digital-Frequency-Meter
- 该数字频率计使用EDA软件QUARTUS II编写，实现以下的3个功能： 1. 测试频率范围为：1Kz~99999999Hz， 2. 基准信号频率为1MHz； 3. 用8位十进制7段数码显示译码器显示所测信号的频率值。 -The digital frequency meter using EDA software QUARTUS II prepared to fulfill the following three functions: 1. Test frequency rang
PWM_Basic
- code for pwm code for pwm usnig quartus 2
Quartus_II_13.1_x64破解器
- quartus 2 的破解文件，里面有教程步骤(The decipher file of quartus 2, which contains the tutorial steps)