搜索资源列表
DE2
- FPGA DE2 EP2C35F672C6 开发板原理图、使用手册-FPGA DE2 EP2C35F672C6 development board schematics, user manual
Cyclone_II_FPGA_sch
- altera 飓风二代开发板的原理图，pdf格式 -altera hurricane of the second generation development board schematics, pdf format
fpga_data
- 给出了高速采集系统的实现架构及控制原理,并在分析数据采集系统现状的基础上,针 对高速采集系统存在的采集和传输速度、资源利用不合理以及硬件成本偏高等问题,给出了一种共 享总线、同步采集、分时读取的方法。实践表明,采用该方法提高了系统的采集和传输速度,实现了对 多通道、高分辨率并行A/D同步采集的有效控制,节省了FPGA系统资源,降低了硬件成本-fpga multi-channel
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
bch155
- 一种纠3错BCH译码器的FPGA设计文章基于一种较新颖的纠3错BcH码逐步译码算法和结构原型，提出了BCH 译码器的完整实用化结构，采用FPeA设计并实现了纠3错BCH(31，16)译码器。该译码 方案的特点是主体结构通用、资源占用少、运行速度高，非常适合于需要对传输帧的帧头实 施特殊保护的数据传输应用场合。 主题词壁垒旦堡璺塑三堡￡里堡垒 O 引-Based on a noVel step．by—step decoding algorithm and its stnIctu
DDS
- 首先利用VC6.0程序产生正弦波，三角波ROM数据，并将数据导入FPGA的ROM，利用TLV5618是串行输入的12位高精度快速双口D/A转换器输出。-First using VC6.0 program generate sine wave, triangle wave ROM data, and the data import the ROM of the FPGA, using TLV5618 is high precision and fast duplex serial input 12
mx7821
- 将D/A输出信号连接到A/D的输入，通过FPGA采样模块转换成数字信号。该模块由设计文件mx7821.v完成-The D/A output signal is connected to the input of the A/D, the FPGA module into a digital signal sample. The module is done by design documents mx7821.v
ads1675
- 通过FPGA读取24Bit的A/D芯片ADS1675的VHDL代码程序-VHDL Code for 24 bits ad1675
ADC3208ctr
- get 8 A/D to FPGA MCP3208 by vhdl-get 8 A/D to FPGA MCP3208 by vhdl
ADDA
- 通过FPGA实现A\D转换和D\A转换，并输出波形-Achieve A \ D conversion and D \ A converter through the FPGA, and the output waveform
使用 EMIF 将 Xilinx FPGA 与 TI DSP 平台接口
- 使用 EMIF 将 Xilinx FPGA 与 TI DSP 平台接口(D:\bootstrap\ce8c548c2a73a823101bfd000ce9d9e3)
高大上欧美风商务PPT模板
- 基于FPGA的A/d转换 可以用quartusII仿真(A/d conversion based on FPGA can be simulated with quartusII)