CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 搜索资源 - serial port verilog

搜索资源列表

  1. rec

    0下载:
  2. advanced Serial port with verilog
  3. 所属分类:Other systems

  1. uart_rx

    0下载:
  2. Tcode is in VERILOG HDL (Hardware descr iption language) code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow it to come in a FPGA-Tcode is in VERILOG HDL
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:992byte
    • 提供者:hassan
  1. fVerrilog_Devr

    0下载:
  2. 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BBCD码,加法器,减法器,简简单易懂状态机,四位比较器,7段数码管,i2c总线,lcd液晶LCD显示出来,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟 可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
  3. 所属分类:Windows Develop

    • 发布日期:2017-12-05
    • 文件大小:3.02mb
    • 提供者:qtzx
  1. UART-DISPLAY

    0下载:
  2. lcd 显示,Verilog语言,串口接收数据,并在LCD中显示,波特率9600,包括主文件,LCD控制文件,波特率发生文件-lcd display Verilog language, serial port to receive data, and the LCD display, baud rate of 9600, including the master file, the LCD control file, the baud rate generator file
  3. 所属分类:Other systems

    • 发布日期:2017-11-27
    • 文件大小:520.8kb
    • 提供者:jsquare
  1. test_uart

    0下载:
  2. verilog 编写的串口发送和接收模块,能够设定停止位和校验位,并且包含了modelsim仿真文件。-verilog prepared by the serial port to send and receive module, capable of setting the stop bit and the parity bit, and includes modelsim simulation files.
  3. 所属分类:Other systems

    • 发布日期:2017-04-28
    • 文件大小:359.51kb
    • 提供者:liangyouqiang
  1. 5_bluetooth_uart

    1下载:
  2. 基于FPGA,硬件平台:basys3,软件平台:vivado。描述语言:verilog。封装自己的蓝牙串口IP。蓝牙串口数据传输需要三个模块,分别是波特率生成模块,接收模块和发送模块。-Based on the FPGA hardware platform, software platform: basys3, vivado. Descr iption: verilog. Package your own Bluetooth serial port IP. Bluetooth serial da
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2.13mb
    • 提供者:jing feng
  1. rs232_test

    0下载:
  2. 串口驱动程序,利用Verilog语言编写,且已经通过测试,移植性较好-Serial port driver using Verilog language and has passed the test, better portability
  3. 所属分类:Other systems

    • 发布日期:2017-05-14
    • 文件大小:3.07mb
    • 提供者:wangze
  1. Receiver

    0下载:
  2. FPGA SPI串行收发数据全双工程序开发,使用Verilog HDL开发语言-FPGA SPI serial port to send and receive data all double engineering sequence development, using Verilog HDL language development
  3. 所属分类:Other systems

    • 发布日期:2017-05-04
    • 文件大小:127.08kb
    • 提供者:鸿雁
  1. Chuankou

    0下载:
  2. 实现8位串口的接收和发送模块,将串口接收和发送模块分成了几个小模块进行设计。方便之后的bug的修改。(Receiving and sending module of 8 bit serial port)
  3. 所属分类:其他

    • 发布日期:2018-01-03
    • 文件大小:3.65mb
    • 提供者:chrisitna
  1. FPAG UART Verilog

    0下载:
  2. FPGA实现URAT,实现异步串口收发控制(FPGA implements URAT to realize asynchronous serial port and transceiver control)
  3. 所属分类:其他

    • 发布日期:2018-05-01
    • 文件大小:2kb
    • 提供者:zj剑影
  1. Tx

    1下载:
  2. 利用verilog实现串口发送,每次按键一次发送一次数据,按键模块进行了消抖处理(Using Verilog to realize serial port sending. Each button sends one data at a time, and the key module performs buffeting processing.)
  3. 所属分类:其他

    • 发布日期:2019-05-03
    • 文件大小:3.9mb
    • 提供者:liyd
  1. 基于FPGA与PC串口自收发通信-Verilog

    1下载:
  2. 基于FPGA与PC串口自收发通信-Verilog(Self-transceiving Communication Based on FPGA and PC Serial Port-Verilog)
  3. 所属分类:其他

搜珍网 www.dssz.com