搜索资源列表
UnsignMulti
- ALTERA上DE2平台，verilog描述，无符号乘法器，在数码管显示结果。
hex_7seg.rar
- altera DE2开发板上数码管译码的verilog程序,altera DE2 development board Verilog digital tube decoding procedures
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
1
- *先后调试了LED，按键，数码管的verilog程序，并在实验板上面调试成功！学习FPGA是一个漫长的过程，但是我必须得坚持！前途光明，道路崎岖！ 这次在垃圾堆（我工作台下面的抽屉和柜子，呵呵）里面搜索了一个以前用C8051F020作的一个单片机 最小系统，其中有一个PS2的数字小键盘，于是马上鼓捣了一下，复习了一下PS2传输数据的规则，其实还是比较简单的，所以很快就把程序搞定，并在电路板上运行正常！！！ -* Has a debug LED, button, digital contr
verilog2
- 本代码在Quartus II 9.0 (32-Bit)环境编译运行，使用SOPC_NIOSIIFPGA开发板，可作为入门级代码讲解，将50MHZ的频率改为1MHZ，并以此频率为基准计数显示在七段数码管上。（采用verilog语言）-The code in Quartus II 9.0 (32-Bit) environment to run the compiler, the use of SOPC_NIOSIIFPGA development board, entry-level code ca
scan
- 用verilog实现数码管扫描的功能，本人已经用Quarter9.0运行成功。-Verilog implementation of digital control with the functions of scanning, I have run successfully with Quarter9.0.
11
- 利用verilog HDL实现在FPGA上的带小数点的数码管显示-Using verilog HDL to achieve in the FPGA on the digital display with decimal point
seg7_deo1
- 七位数码管显示器，有源程序，编译仿真程序，verilog语言-7 digital tube displays, there is source code, compiled simulation program, verilog language
44keyboard-scan-in-FPGA
- Verilog语言的四乘四的键盘扫描程序。共阴共阳级数码管均能显示。-4 multiply 4 keyboard scan in FPGA
PicoBlaze_Embedded_Template
- 基于xilinx的FPGA_partan3软核picoblaze的verilog程序，在picoblaze上pbus总线上挂有7段数码管，VGA，按键的驱动。-The xilinx the soft FPGA_partan3 nuclear picoblaze of verilog program in picoblaze pbus bus hang 7-segment digital tube, VGA button driven.
AD[TLC549]
- AD[TLC549] ：采集模拟输入，电压动态显示在数码管(用verilog实现)-AD [the TLC549]: the acquisition of the analog input voltage dynamic digital tube (Verilog)
project3
- verilog 数码管循环显示两位数 可清零-verilog double-digit digital display can be cleared cycle
Verilog-DS1302
- 用Verilog语言编写的在FPGA上实现DS1302数码管显示时间的功能-Verilog DS1302.rar
verilog
- 一些简单的Verilog代码，小例程，比如求平均值、七段数码管-Some simple Verilog code, small routines, such as averaging, seven digital tubes and so on
15_number_mod
- 通过verilog语言实现在数字递增，并在数码管上显示(Through the Verilog language, in digital increments, and in the digital tube display)
69122349lift_controler-verilog
- 实现电梯控制，一到七楼，通过led实现层数，数码管显示数字。(Through simulating elevator hoistway information, elevator controller is tested and assessed)
digitron
- 数码管驱动实例，产生一个每秒递增的16bit数据 以16进制方式显示在4位数码管上(Digital tube driver instance, generate a 16bit data increments per second It is displayed on 4 bit digital tube by 16 Decimal System)
segment_test
- 在verilog下设计的自动贩卖机，有数码管显示界面，有自动找零功能(The vending machine in the Verilog design, a digital display interface, automatic change function)
timer_se
- 数字时钟可以显示分、秒，并通过按键进行复位；数字时钟由四个基本模块组成，顶层模块、分频模块、计数模块、译码显示模块。（1）分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号，控制计数器改变状态。（2）计数模块：秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1，变化状态为0~9，低4位状态变化到9时，高4位加1，变化状态为0~5。秒钟计数达到59时，分钟低四位从1开始，每59秒加1，低4位状态变化到9时，高4位加1，变化状态为0
keybroad
- 本程序是基于verilog语言的程序，作用是键盘消抖，数码管显示(This procedure is based on Verilog language program, the role is to eliminate keyboard shaking, digital display.)