搜索资源列表
buzz
- dp_xiliux 的 CPLD Verilog设计实验,喇叭演示.代码测试通过.
traffic
- dp_xiliux 的 CPLD Verilog设计实验,交通灯演示.代码测试通过.
基于verilog语言的寄存器组设计代码以及文档
- 本资源详细介绍了基于verilog语言的寄存器组设计代码，并且配有相关详尽的文档介绍，通俗易懂，可以直接编译使用！
Verilog HDL 语言编程 RS(204,188)译码器的设计
- Verilog HDL 语言编程 RS(204,188)译码器的设计源码
mux4_1.数字系统设计的编程
- 数字系统设计的编程，实现四选一的多路选择器，用ｖｅｒｉｌｏｇ实现。,The design of digital systems programming, to achieve the election of the four MUX, with the realization of verilog.
Some_design_of_interface(IIC_P
- 一些接口电路的Verilog设计，主要包括IIC、PS2、矩阵键盘、RS232、还有一些基础试验的源代码如：除法器、多路选择器、加法器、减法器、8位优先编码器等。,Some design of interface(IIC，PS2,RS232...)
verilog
- 基于QUATEUS2的设计一个8位频率计verilog语言编程-The design is based QUATEUS2 an 8-bit frequency counter verilog programming language
RiscCpu
- Verilog-RISC CPU 代码 实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。 北航-Verilog-RISC CPU code to achieve a simple RISC cpu, a reference for beginners to learn the hardware descr iption language, and design methods. The procedure adopted
sdr_sdram_control
- 一个SDRAM控制器，verilog语言设计，并在ISE上仿真实现。（内部包含多个verilog程序）-sdram-controller,use verilog langguage,it s run sucessfull
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
基于USB-ATA接口的海量存储器的设计与实现
- 介绍了一种基于通用可编程接口的通用串行总线-高级技术配件解决方案，将普通硬盘转化为Usb Mass Storage.-introduces a general programmable interface based on the Universal Serial Bus-senior technical accessories solution that will drive into ordinary Usb Mass Storage.
DDS
- 基于DDS技术的函数波形发生器设计，适合用fpga设计波形发生器用-Based on DDS technology function waveform generator design, suitable for FPGA design with Waveform Generator
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
float_div_verilog
- 浮点格式遵循 IEEE754 标准。verilog设计源代码。-float point div . in verilog design.
Verilog
- 交通灯状态机设计的完整Verilog代码-Verilog
至简设计法--VGA_显示动画
- 至简设计法--VGA显示动画 工程说明 本工程VGA显示要求：复位后，屏幕中央显示直径为10的蓝色圆点；按下按键0，圆点图像逐渐变大，直至直径变为400；再按一下按键0，圆点逐渐变小，直到直径为10。此过程要有明显的动画效果。 案例补充说明 本设计的VGA图像动态显示是基于FPGA实现的，采用了Verilog HDL语言编写，再加上有明德扬的至简设计法作为技术支撑，可使程序代码简洁且执行效率高。(Engineering descr iption The engineering requirem
至简设计法--VGA_显示矩形
- 至简设计法--VGA显示矩形 工程说明 本工程VGA显示要求：在显示屏边缘上显示一个红色边框（边框宽为20像素），在屏幕的中央显示一个绿色矩形（矩形长为150像素，高为100像素）。 案例补充说明 本设计的VGA图像显示是基于FPGA实现的，采用了Verilog HDL语言编写，再加上有明德扬的至简设计法作为技术支撑，可使程序代码简洁且执行效率高。(the minimalist design, --VGA shows rectangles Engineering descr iption
segment_test
- 在verilog下设计的自动贩卖机，有数码管显示界面，有自动找零功能(The vending machine in the Verilog design, a digital display interface, automatic change function)
基于FPGA的单精度浮点数乘法器设计
- 《基于FPGA的单精度浮点数乘法器设计》详细介绍了按照IEEE754标准在FPGA上实现单精度浮点加减乘除的方法(The design of single precision floating point multiplier based on FPGA introduces in detail the way of realizing single precision floating point addition, subtraction and multiplication and div
Verilog数字系统设计教程
- verilog数字系统设计教程，全面，专业，非常不错，适合初学者(Verilog digital system design course, comprehensive, professional, very good, suitable for beginners.)