搜索资源列表
dds_v3_test3
- DDS控制器在FPGA上的实现，使用Quartus II8.1开发环境，使用Altera 原理图设计方法，10位宽度，配合dac9-DDS controller in the FPGA on the realization of Quartus II8.1 use development environment, the use of Altera schematic design, 10-bit width, with dac900
0608190248xiatao
- 实验利借助于Quartus II 软件设计了一个多功能数字钟，实现了校时，校分，清零，保持和整点报时等多种基本功能，此外还实现了闹钟，星期，音乐闹铃等附加功能。本文首先利用Quartus II进行原理图设计并仿真调试，最后在实验板上验证了设计的正确性。 关键字：数字钟 闹钟 仿真 准点报时 -Quartus II software by means of experimental Lee designed a multi-functional digital clock and real
GM
- 多路信号复用的基带发信系统的设计与建模 按照要求对选定的设计题目进行逻辑分析，画出实现电路原理图，设计出各模块电路的逻辑功能，编写VHDL语言程序，上机调试、仿真，记录实验结果波形，对实验结果进行分析；-Multiple baseband signals sent reuse system design and modeling in accordance with the requirements of the selected design topics logical analysis
adder
- 全加器：Powerpoint课件示例支持，典型组合逻辑原理图输入设计-full adder design with VHDL
shuzizhong
- 数字电子钟设计，包括时、分、秒模块，文件中包括使用VHDL语言编写源码以及原理图（时、分、秒模块）(Digital clock source as well as schematic)