CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 搜索资源 - vhdl fpga clock

搜索资源列表

  1. VHDL-FPGA-clock

    0下载:
  2. FPGA数字钟的设计,用VHDL语言编程,max+plus仿真,可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:263.57kb
    • 提供者:王越
  1. ds32c35

    0下载:
  2. ds32c35是dalas生产的实时时钟(RTC)芯片,本程序(在EP2C8Q208C8N上调试通过)在FPGA上构建I2C接口于此时钟芯片通信。可以在LED上动态实时显示时间。利用本程序也可以改编成高精度实时时间测量的程序-ds32c35 is produced by dalas real-time clock (RTC) chip, this program (in the EP2C8Q208C8N debugging via) in the FPGA built this clock ch
  3. 所属分类:Other systems

    • 发布日期:2017-05-15
    • 文件大小:3.72mb
    • 提供者:mn
  1. TUP3_clocckh

    0下载:
  2. 这是一个电子钟程序,采用VHDL开发发,在altera的FPGA板上实现。 -This is an electronic clock procedures, using VHDL development hair, altera FPGA board implementation.
  3. 所属分类:Windows Develop

    • 发布日期:2017-12-02
    • 文件大小:3.85kb
    • 提供者:CerisTao
  1. clock1

    0下载:
  2. 该代码实现的是使用VHDL语言编程实现的FPGA上的时钟分频。通过修改代码中的参数改变FPGA的输出时钟频率。-The code implements the VHDL language programming on the FPGA clock divider. Changed by modifying the parameters in the code of the output clock frequency of the FPGA.
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-26
    • 文件大小:3mb
    • 提供者:赵晨楠
  1. CLK_DIV

    0下载:
  2. 时钟变化的VHDL语言,应用fpga仿真。-VHDL of clock
  3. 所属分类:Other windows programs

    • 发布日期:2017-11-20
    • 文件大小:840byte
    • 提供者:关晓宇
  1. clock-

    0下载:
  2. 这是一个小小的时钟程序,在vhdl的环江夏运用fpga语言来编写-This is a small clock procedures, in vhdl fpga ring jiangxia use language to write
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2.37mb
    • 提供者:sven
  1. VHDL

    0下载:
  2. FPGA开发板使用的一些实例,包括乐曲演奏器、1602液晶的多屏使用、液晶显示汉字、时钟。-Some examples of the use of FPGA development board, including the music player, the use of multi-screen LCD 1602, LCD characters, clock.
  3. 所属分类:Other systems

    • 发布日期:2017-05-17
    • 文件大小:4.05mb
    • 提供者:li
  1. digital_clk

    0下载:
  2. VHDL Code for a digital bit clock counter and 7 segment display clock on a altera DE2 board with a cyclone II FPGA
  3. 所属分类:Other systems

    • 发布日期:2017-05-03
    • 文件大小:927.6kb
    • 提供者:Casey
  1. FPGA

    0下载:
  2. 数字钟的VHDL语言程序,包含了好几个模块,是毕业设计的优秀程序,值得下载!-VHDL language program of digital clock, contains several modules, is an excellent program, graduation design is worth to download!
  3. 所属分类:Other systems

    • 发布日期:2017-05-03
    • 文件大小:951.29kb
    • 提供者:方宁
搜珍网 www.dssz.com