搜索资源列表
led
- quartus 工程 测试硬件LED Verilog 源码-the quartus engineering test the hardware LED Verilog source
11223
- 通过使用EDA工具，设计实现简易音乐播放器。在结合各个数字功能模块并利用FPGA系统本身丰富的物理资源的同时，将音乐的乐谱设计在FPGA内部，在Quartus II环境下，采用Verilog HDL 语言实现音乐合成器和播放系统。-By using EDA tools, design and implementation simple music player. The integration of the various functional modules and the use of F
car
- 运用Verilog语言，用quartus及niosII的的开发环境，实现了出租车计费器的设计-Using Verilog language, using quartus and niosII the development environment, to achieve a taxi meter design
div
- 这是我用verilog写的一个电平触发的一个除法器，文件在压缩包内，开发环境是Quartus II。-this is a file of divide using verilog language.
Digital-clock
- 本程序是用QUARTUS软件设计的数字钟，采用verilog语言描述-This procedure is to use the QUARTUS software design of digital clock, using verilog language descr iption
bit7_Binary_to_BCD_LED
- 二进制转十进制BCD码 Verilog语言 quartus-Binary to decimal BCD code Verilog language quartusII
88RISC-CPU
- cpu设计能在quartus上运行 用verilog语言-a cpu program use verilog on quartus
yuandaima
- 以GPS为时间基准，实现多传感器器数据同步采集，整合信息后发送 VERILOG语言编写 QUARTUS II环境-GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II
swp
- 本文用Verilog语言设计实现SWP数字收发接口的电路设计，并用QuartusⅡ9.1完成调试和功能仿真。在我们的设计中，采用的是分模块的设计方法。设计过程中，我们将首先完成系统架构设计，明确各个分模块的功能。分别实现各模块功能后，再联合所有模块进行总体系统的调试和仿真，最终完成SWP数字收发接口的模块设计。-SWP paper implements digital transceiver interface circuit design using Verilog language desi
heart-rate-meter
- 使用quartus II软件，verilog 语言，用来测试脉搏跳动次数，有单片机接口代码-Use quartus II software, verilog language, used to test the pulse beats, there are single-chip interface code
oscillo_1
- 简单数字示波器的verilog设计,涉及到时钟同步，FIFO的配置和使用，非常适合用来学习FPGA以及熟悉quartus II 软件。(digital oscilloscope design)
071162程序
- 设计一个用于篮球比赛的定时器。要求： （1）定时时间为24秒，按递减方式计时，每隔1秒，定时器减1； （2）定时器的时间用两位数码管显示； （3）设置两个外部控制开关，开关K1控制定时器的直接复位/启动计时，开关K2控制定时器的暂停/连续计时；当定时器递减计时到零（即定时时间到）时，定时器保持零不变，同时发出报警信号，报警信号用一个发光二极管指示。 （4）输入时钟脉冲的频率为50MHz。 （5）用Verilog HDL语言设计，用Modelsim软件做功能仿真，用Quartus II综