搜索资源列表
aes_core
- Verilog实现AES加密算法 密码模块作为安全保密系统的重要组成部分，其核心任务就是加密数据。分组密码算法AES以其高效率、低开销、实现简单等特点目前被广泛应用于密码模块的研制中。密码模块一般被设计成外接在主机串口或并口的一个硬件设备或是一块插卡，具有速度快，低时延的特点。而从整体发展趋势来看，嵌入式密码模块由于灵活，适用于多种用户终端、通信设备和武器平台，将会得到更加广泛的应用
1
- 智能卡的应用并不是简单的读写卡操作，而是一个综合性的工程项目。它不仅包括卡和读写模块的选择，还涉及到读写模块的控制、数据的传输、数据的处理和存储；既需要有硬件应用的知识、也还必须具有软件方面的能力。下面我们以一个完整的应用系统为例，详细地描述了各组成部分的设计要求、完成的功能及具体的实现方法。
3DES_FPGA
- 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
APITools
- 为我游戏加密编写的通过硬件信息（cpu，硬盘，网卡）计算没太机器MD5的模块-I prepared for the game through the encrypted hardware information (cpu, hard drive, network card) so the machine did not calculate MD5 module