搜索资源列表
RS232
- FPGA实现RS-232串口收发的Verilog程序，已经调通。
uart
- Verilog实现串口收发数据，包括整个quartus工程-Verilog serial port to send and receive data, including the whole quartus project
UART_receiver
- 通用串口收发器的移位寄存器 是verilog hDl编写-uart_reg
uartverilog
- 自动收发的verilog编写的uart串口程序-Automatically send and receive serial uart verilog written procedures
uart
- 一个具有固定波特率的 UART 串口收发器，可以实现 串口收发器，可以实现 9600 波特率的串口通信， 能够与 PC 机串口进行通信，支持 8 比特数据位、 1 比特停止位、无校验硬件流控模式(A fixed baud rate UART serial transceiver, can realize serial transceiver, can achieve 9600 baud rate serial communication, and can communicate with PC
uart
- 串口发送接收模块，verilog语言，可用来做hdl设计的仿真(used for test for Uart interface in FPGA)
UART发送接收奇偶校验
- 状态机，串口收发，以及奇偶校验。 even_parity.v奇偶校验； receive_byte.v字节接收； send_byte.v字节发送(state machine,UART even_parity.v even parity; receive_byte.v receiving byte; send_byte.v sending byte)