搜索资源列表
VERILOGCOMP
- 设计一个字节（8 位）比较器。 要求：比较两个字节的大小，如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。 -design a byte (8) for comparison. Requirements : To compare the size of two bytes, as a greater than [7:0] b [7:0] output margin. Otherwise, low-level output, re
armbk-src
- ch03目录下: disasm.tgz :作者改写的反汇编器,可以输出比较容易接受的汇编格式。 simpleboot.tgz: 作者编写的简单boot代码 ch04目录下: gba_ucos.tgz : 作者移植的可运行在GBA(或者模拟器)上的uC/OS-II代码 ch05目录下: znet.tgz : 作者在uC/OS-II上实现的tcp/ip协议实现代码 ch09目录下: font.c 字体显示和变更例程 image
COMPARATORMC14585B
- 4位数值比较器MC14585B.能够将两个输入信号比较的各种情况送到输出端口上.本程序基于VHDL语言,开发环境是MAXPLUS2
congqidainlanzidongjianchexitong
- 本程序是一种先进的充气电缆气压自动监测系统的程序。其特点是可以对电缆线路上各点的气压值进行24小时实时监控。使管理人员可以实时掌握电缆内的气压情况，及时发现漏气隐患，从而保证通信畅通。 系统采用性能价格比较好的AK-3 型压力传感器，直接输出0～5V电压信号。电压信号的转换采用串行接口的12位A/D转换器TLC2543，精度和速度都能很好地满足系统要求。仪器的CPU采用目前低价位但技术十分成熟的AT89C51，仪器的LED数码管显示/驱动芯片采用接口简单但功能强大的HD7279。本系统提供日
siweibijiaoqi.verilog的四位比较器
- verilog的四位比较器，两个4位二进制数的大小比较，结果输出到数码管显示,verilog comparison of the four, two 4-bit binary number of size comparison, the results output to a digital display
bijiaoqi
- 这是一个用VHDL编写的简单的两位数值比较器，数值类型为BIT型-It s a compare device whice compiled with VHDL
car
- 本程序是串口通迅程序。 其主要分为两块： 一、串口调试。在数据监听选项页内。（只能显示HEX） （可在设置选项里面设置串口号、波特率、帧格式。 由于在工作中用到的校验位和停止位比较固定。故在程序里设置一个固定值，无法改变此参数。 "超时设置"可用。 "其它设置"只有一项内容。即打开文本时所选的文本查看器。此处不选中打开的为widows默认的NOTE.exe程序。（我在此处设置的为D:\Program Files\UltraEdit\Uedit32.exe，故以U
comp
- 用VHDL设计实现3位二进制比较器，其中AB为两个数值输入端口，YAYBYCW为比较结果-VHDL Design and Implementation with 3-bit binary comparator which AB values for the two input ports, YAYBYCW to compare the results
msp430x41x
- 低电源电压范围为1.8 V至3.6 V 超低功耗： - 主动模式：280μA，在1 MHz，2.2伏 - 待机模式：1.1μA - 关闭模式（RAM保持）：0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构， 125 ns指令周期时间 12位A/ D转换器具有内部 参考，采样和保持，并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
vhdl
- 此程序为VHDL的四位比较器，两位输入，三位输出-This procedure the VHDL four comparators, two input, three output
comparator
- 实现两个4位二进制码的比较器，输入为两个4位二进制码A3A2A1A0和B3B2B1B0，输出为M(A=B),G(A>B)和L(A<B)。用高低电平开关作为输入，发光二极管作为输出。-Realization of two 4-bit binary code of the comparator input to two 4-bit binary code A3A2A1A0 and B3B2B1B0 output is M (A = B), G (A> B) and L (A <
coed1
- 由DS18B20实现对温度的采集；由ZLG7290做人机对话平台，驱动数码管显示温度值；利用单片机的P1（8位）和P3（部分口线）构造系统。对采集到的温度使用查表法进行数据处理，整数部分为两位，小数部分为四位。将采集到的温度与温度设定值比较，若高于上限报警使用中断方式驱动蜂鸣器发声。键盘设定报警值使用12个按键来控制，s0~s9对应0~9一共十个数码，s11为设定响应键，只有按下s11才会进入按键设定程序，否则不会响应。S12为确定，用于温度设定之后返回。-Achieve DS18B20 tem
TIMER
- 6. 定时器程序设计与电路仿真 LPC2138微控制器具有两个32位定时器，分别具有4路捕获收入，4路匹配比较输出，定时器是增量计数的，但溢出时并不会使中断标志置位，而只能通过比较匹配或捕获输入产生中断标志。 定义LED的输出端口，设置所有的引脚连接，使用IO0DIR寄存器定义LED控制口的输出，初始化定时器0，设置定时器0的分频、比较值。等待定时时间到，清除中断标志，通过IO0SET、IO0CLR寄存器控制LED的亮灭。 -6 Timer program design and ci
LabA1Design2
- 设计模式比较器电路：电路的输入为两个8位无符号二进制数a、b和一个模式控制信号m；电路的输出为8位无符号二进制数y。当m=0时，y=MAX(a,b) 而当m=1时，则y=MIN(a,b)。要求用多层次结构设计电路，即调用数据选择器和比较器等基本模块来设计电路。-Design pattern comparator circuit: circuit input as two 8-bit unsigned binary numbers a, b and a mode control signal m
LabA1Design1
- 设计求两数之差的绝对值电路：电路输入aIn、bIn为4位无符号二进制数，电路输出out为两数之差的绝对值，即out=|aIn-bIn|。要求用多层次结构设计电路，即调用数据选择器、加法器和比较器等基本模块来设计电路。-Design for the number two absolute value of the difference between circuits: circuit input aIn, bIn a 4-bit unsigned binary number, the circu
74HC85
- 四位数值比较器是一个有多个输入和多个输出组合逻辑电路，在数字系统中有着广泛的应用。它通过比较两个四位二进制数的值，以产生不同的输出结果。本设计兼容数字电路中常用的74HC85数值比较器。-Four numerical comparator is a multiple inputs and multiple outputs combinational logic circuits, has been widely used in digital system. It by comparing th
EDA
- 1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器（并行输入串行输出） 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器（6位右移寄存器） 19.二十四进制双向计数器 20.二选一 21
compare_8
- Verilog HDL机器语言中八位比较器的实现，两个八位输入，一个一位的输出。-Eight machine language Verilog HDL source code comparison, two eight-bit input and output a bit.
【19】DMA PWM WS2812 GPIO输出16组
- STM32作为主控芯片，72Mhz，利用DMA+PWM实现驱动WS2812，创建16个并行800kBit / s数据流的想法如下： 使用定时器每1.25us创建一个800kHz的时基和一个DMA请求。 使用2个比较模块在低位时间（350ns）和高位时间（700ns）下创建DMA请求 1.25us DMA请求将GPIO端口的所有位设置为高电平 350ns DMA请求将数据从帧缓冲区传输到GPIO端口。如果该位为0，GPIO引脚将变为低电平，否则将保持高电平。 700ns DMA请求将所有
vivado
- 用中规模MSI基本逻辑功能模块 实现关模比较器（要求分别使用中规模和语言实现）： 功能要求：它的输入是两个8位无符号二进制整数X和Y，以及一个控制信号S；输出信号为1个8位无符号二进制整数Z。输入输出关系为：当S=1时， Z=min(X,Y)；当S=0时， Z=max(X,Y)。(Modeling comparator is implemented by using basic logic function modules of medium-scale MSI (medium-scale an