搜索资源列表
jsq10
- 计数器用来进行十进制计数功能。vhdl 语言-Counter for 10
counter
- 六十进制计数器，自动进位，有点小错，实在改不过来了-Six-decade counter, automatic bit, a little wrong, but it changed to a
ymq.ppt.tar
- 掌握二-十进制(BCD码)异步计数器的工作原理和设计方法； 掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用；-Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applicatio
FK
- 实现十进制计数器连续计数，控制发光二极管显示0—9十个数字-Decimal counter counting to achieve continuous, control, LED display ten numbers 0-9
math-functions
- 微控制器具有较强的加、减、乘、除等数学运算功能，这些运算可直接对8位无符号二进制数进行运算。利用溢出标志，还可以把加、减法运算用于有符号数的运算；用十进制调整指令，又可使加法运算直接用十进制（BCD码）来进行。-Micro-controller has strong add, subtract, multiply, divide and other math functions, these operations can be directly on the 8-bit unsigned bin
pskdem_fixed
- psk解调的定点仿真模型。另外DEC2HEX.C负责将十进制的数据文件转换为十六进制的数据文件，因为MATLAB输出数据格式为十进制，而NC-VERILOG能够读取的数据格式为十六进制，所以需要转换。-psk demodulation of the fixed-point simulation models. In addition DEC2HEX.C responsible for the data file is converted to decimal hex data file, as
3
- 十进制计数器，用于计数，有三个控制端，分别为是时钟.复位.使能端-Decimal counter, for counting, there are three control side, respectively, is the clock. Reset. Enable
1602-frquency
- 频率计的程序：包含外部中断设置，中断服务程序，定时程序，定时服务程序 以及数据处理，显示，包括 三位十进制数转化为四位BCD码。-Frequency Counter program: Includes external interrupt settings, the interrupt service routine, regular program, regular service program and data processing, display, including three o
cont60
- 六十进制加法器 可以实现六十位的技术功能-Six decimal adder can achieve the technical features sixty
jianyishuzipinlvji
- （1）基本要求： a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。 b．测量结果直接用十进制数值显示。 c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。 d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。 e．当测量脉冲信号时，能显示其占空比（精度误差不大于1 ）。 （2）发挥部分 a．修改设计，实现自动切换量程。 b．构思方案，使整形时，以实现扩宽被测信号的幅值范围 -(1) Basic requirements: a.
cnt10
- 用Quartus II开发的一个十进制计数器，包括仿真波形，下载文件，是完整工程。-With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.
count
- 1．用VHDL设计具有清除端、使能端，计数范围为0~999的计数器，输出为8421BCD码； 2．用VHDL设计十进制计数器（BCD_CNT）模块、七段显示译码器电路（BEC_LED）模块和分时总线切换电路（SCAN）模块。 3．用MAX+plusⅡ进行时序仿真。 -1. VHDL design with a clear end to end so that the count range of 0 to 999 in the counter, the output is 8421B
cnt10
- 超好用的十进制计数器，万能型，随时可用，好用好用好用，VHDL经典例子-perfect counter10，very very good，can be used everyehere，classical example
bcd-alu
- 一位十进制bcd加减法运算器,可对两个一位整数进行加减法运算.-Bcd a decimal addition and subtraction operations, which can be both an integer addition and subtraction operations.
calculator--EDA
- EDA可编程逻辑设计 设计一个简易十进制以内的计算器 可以利用按键和数码管作为计算器的输入和输出，能完成十以内的整数的加、减、乘、除（商和余数）运算，预算结果可以是正/负数，结果的绝对值可以超过十，且能够正确显示。-EDA design of programmable logic to design a simple decimal calculator can be used within the tube as the calculator keys and digital inputs a
BCD_CNT
- vhdl十进制计数器。完成计数长度为0-999的BCD码加法计数器，输出数据为三个宽度为4位的数据。-decimal counter vhdl
2
- 七段显示译码器电路 将输入的8421BCD码计数值译为对应的编码，并在LED数码管上显示出对应的十进制数 LDE数码管共有七个输入端（a-g），三个数码管采用扫描显示方法，按个位十位百位的次序依次显示三个四位二进制数据。-Seven segment display decoder circuit
1
- 计数显示电路。由十进制计数器模块（BCD_CNT）、分时总线切换电路模块（SCAN）和七段显示译码器电路模块（DEC_LED）构成。输入端口为为十进制计数器时钟clk，异步复位清零信号reset，分时总线切换电路时钟clkdsp。在reset信号为1时，电路复位不工作；在reset信号为0时，在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码管选通信号sel（两位），输出到七段数码管的数据信号ledout（七位）。-Count displa
xyj
- 洗衣机系统，二极管十进制显示倒数时间，流程，注水，洗衣，排水-Washing system, the diode decimal display the countdown time, process, water, laundry, drainage, etc.
cnt10
- 用八段数码管管显示十进制数，使用的是VHDL语言-Eight out of digital tube display with a decimal number, using the VHDL language