CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 十进制

搜索资源列表

  1. counter

    0下载:
  2. 一个简单的计数器、十进制.主要是新熟悉QUARTUS ii的基本使用环境。-a counter of simple funtions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:174549
    • 提供者:高飞
  1. BCDadd8

    1下载:
  2. 8位的BCD加法器,BCD表示即4bit表示一个十进制数,取值范围是0000-0110,verilog代码实现-8-bit BCD adder, BCD said that 4bit represents a decimal number, range is 0000-0110, verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:254560
    • 提供者:陈振睿
  1. BCD

    0下载:
  2. 51单片机实现,用汇编实现BCD码的十进制加法,低位不带进位加法,高位带进位加法-51 assembly to achieve BCD coded decimal addition
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:9045
    • 提供者:liwenjin
  1. cnt60

    0下载:
  2. 60进制计数器,(由一六进制和十进制连线组成)-60 binary counter (hexadecimal and decimal by a connection form)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:198433
    • 提供者:伍利衡
  1. verilog

    1下载:
  2. Verilog初学者例程:1位全加器行为级设计、1位全加器门级设计、4位超前进位加法器、8位bcd十进制加法器、8位逐次进位加法器、16位超前进位加法器、16位级联加法器、多路四选一门级设计、七段译码器门级设计-Verilog routines for beginners: a behavioral-level design full adder, a full adder gate-level design, 4-ahead adder, decimal 8-bit bcd adder, 8-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1325820
    • 提供者:城管111
  1. Data-transfer

    1下载:
  2. 数据转换,键盘输入2位(或以上)十进制数,分别转换成十六进制数、 BCD码、七段共阳极码。 -Data transfer, keyboard input two (or more) decimal number, were converted into a hexadecimal number, BCD and seven section of the anode yards.
  3. 所属分类:SCM

    • 发布日期:2017-03-26
    • 文件大小:7333
    • 提供者:汪颖
  1. counter

    0下载:
  2. 使用verilog实现低位的十进制计数,高位的十六进制计数,带有Modelsim仿真测试文件-verilog Modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2510
    • 提供者:杨毅
  1. maiobiao

    0下载:
  2. 具有加、减计数以及置数报警功能的计数器,采用三个数码管显示,555产生1秒的脉冲,三块74ls192十进制计数器级联为三位数计数器。-Have add, subtract count, and buy several alarm function of counter, using three digital pipe display, 555 produce 1 second pulse, three pieces of 74 ls192 decimal counter level three
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:82578
    • 提供者:龙龙
  1. quartus

    0下载:
  2. 利用拨码开关控制液晶显示器进行十进制数字显示。-DIP switches control the use of liquid crystal display to decimal figures.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:2897
    • 提供者:苏日
  1. miaobiao

    0下载:
  2. 本人自编的秒表,有十进制模块,六进制模块以及进位控制模块,并有电路连接图。-I am self stopwatch, a decimal module, hexadecimal and binary module control module, and a circuit with Have set.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:439055
    • 提供者:xun
  1. 51-practical-subroutine-(assembly)

    0下载:
  2. 第1章 二进制定点数运算 第2章 二进制浮点数运算 第3章 十进制(BCD码)数运算 第4章 代码转换 第5章 数据变换 第6章 排序、查找和非线性算法 第7章 数学函数 第8章 树和图 第9章 延时与跳转控制 第10章 人机交互接口 第11章 单片机测控接口 第12章 51单片机内部资源编程实例 第13章 单片机数据传输接口 第14章 波形发生与控制实例 第15章 C51单片机软件抗干扰和数字滤波-Chapter 1 dot binary
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:122402
    • 提供者:张志刚
  1. graph

    0下载:
  2. 六十进制计数器的源码,希望大家能支持下啊,谢谢啦。-no descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:158784
    • 提供者:谭玺
  1. shijinzhi_jishuqi

    0下载:
  2. 基于VHDL语言的十进制计数器,通过功能仿真,完全实现-Decimal counter based on VHDL language, through simulations, the full realization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:167367
    • 提供者:liu
  1. shijinzhishumaguangundongxianshi

    0下载:
  2. 数电实验作业:十进制计数的数码管滚动显示(VHDL源程序)-Decimal count digital tube scroll (VHDL source)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:767
    • 提供者:张三
  1. mycounter1_100_test

    0下载:
  2. 使用触发器组成原理图形成100进值计数器、以及代码部分,用vhdl编写十进制计数器串联之后组成100进值计数器-100 counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1884723
    • 提供者:冉斌
  1. BCD

    0下载:
  2. 二进制代码转十进制,长度可调整,使用环境是modelsim-Binary code decimal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:89754
    • 提供者:刘石海
  1. Assembly-code-conversion-program

    0下载:
  2. 程序分七个模块编写,不同模块实现不同功能 1为主模块,调用模块5和模块7,模块5又调用模块2、3、4和模块6四个模块,其中: 模块2实现小写字母向大写字母的转换,模块3实现大写字母向小写字母的转换, 模块4实现二进制数向十进制数的转换,模块6实现十六进制数向二进制数的转换,模块7实现十进制数向十六进制数的转换。按“q”键退出 运行程序后,屏幕上要有选择哪种转换的提示菜单 显示结果,十进制数后要加D,十六进制数后要加H表示;二进制数要以二进制形式输出,后面要加B-Program
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:260928
    • 提供者:fcc
  1. CNT108

    0下载:
  2. 简单的四位十进制加法器-a simple example of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:3547980
    • 提供者:aswly
  1. design8279

    0下载:
  2. 在对8279的键盘显示接口分析的基础上,设计实现一位L ED七段十进制数码管显示驱动和键盘输入阵列电路.利用8279可实现对键盘显示的自动扫描,以减轻CPU负担.其显示稳定,程序简单,不会出现误动作. 本系统采用8031单片机与8279芯片的显示接口组成对L ED数码管应用系统的显示驱动电路. 具有可靠性高、价格低、使用方便等特点,适合数据显示的计算机应用系统使用-On the basis of the analysis on the 8279 keyboard interface, desig
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:80967
    • 提供者:jiany
  1. 4BCDcodeaddition

    0下载:
  2. 用verilog实现两个4位BCD码数字的十进制加法计算-4 bit BCD coded decimal addition calculations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1787
    • 提供者:小卒
« 1 2 ... 11 12 13 14 15 1617 18 19 20 21 ... 25 »
搜珍网 www.dssz.com