搜索资源列表
Syn_FIFO
- 基于Actel公司的开发平台，verilog实现同步fifo设计-Double port ROM verilog realization, based on the development of the Actel development platform based on Actel company development platform, verilog simultaneous fifo design
Schmidl_Cox_for_ieee80211a
- 基于IEEE802.11a协议，OFDM加高斯白噪声的符号定时同步，Schmidl_Cox算法仿真代码-Based on IEEE802.11a protocol, the OFDM plus Gaussian white noise symbol timing synchronization, Schmidl_Cox algorithm simulation code
FIFO
- FPGA内设计同步FIFO和异步FIFO，以及双口RAM的方法,FIFO设计的经验之谈，非常经典。-Synchronous FIFO and asynchronous FIFO, and dual-port RAM within the FPGA design,FIFO design rule of thumb, very classic.
five
- 并入串出寄存器完成双向含异步清0和同步时钟使能的4位加法器的VHDL描述，并对其进行波形仿真，确定结果正确。- Incorporated into the string to the register to complete the two-way with asynchronous clear and synchronous clock so that the VHDL descr iption of the four adder energy and waveform simulatio
ber_tester_m
- 基于FPGA的误码测试仪 （已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester
Moore_Asynchronous_state_machine
- moore异步状态机verilog实现，通过异步时钟和两个输入来对输出的状态进行控制，比同步状态机有更广泛的应用。-the moore asynchronous state machine verilog implementation, asynchronous clock and two input to the output state control, have a much wider application than the synchronous state machine.
Pulse-Width-Modulation
- 电力电子变换器PWM技术原理与实践》重点内容包括统一的基于加权总谐波畸变(WTHD)指标的PWM分析技术(含WTHD用于电机谐波损耗的计算)、基本的PWM技术(不同载波的PWM、异步与同步PWM、边带调制、单相及三相的连续调制和不连续调制)、空间矢量PWM技术、多电平变换器的各种PWM技术等-Pulse Width Modulation for Power Converters: Principles and Practice
states
- 红绿灯控制，红黄绿三色红绿灯控制程序。状态机输出分成同步输出和异步输出，状态机异步输出直接用状态机的某个状态进行组合逻辑运算来得到一个输出，同步输出是在该状态的时钟上跳沿控制输出变化。-Traffic light control
show
- DS18B20实现温度转换和数码管的同步显示， 附有对应Protues电路图-DS18B20 temperature conversion and digital tube display synchronization
SPI
- mc9s12xs128单片机spi同步串行通信主机发送从机接收程序-Mc9s12xs128 microcontroller spi synchronous serial communication machine to send the receiving application from machine
syss_fangzhen
- 同步电机 的方正程序，对初学者较好，可使用MATLAB或者采用其他仿真-Founder of the synchronous motor program, better for beginners to use MATLAB or using other simulation
fenpin
- 这个一个多次对时间进行分频的程序，这种方式可以避免同步跳转带来的干扰-A multiple time divided by the program, in this way to avoid synchronized jump to the interference caused by
tongbudianji_MATLAB
- 同步电机模型matlab仿真设计 针对同步电机中具有代表性的凸极机，在忽略了一部分对误差影响较小而使算法复杂度大大增加的因素（如谐波磁势等），对其内部电流、电压、磁通、磁链及转矩的相互关系进行了一系列定量分析，建立了简化的基于abc三相变量上的数学模型-Matlab simulation of synchronous machine model design
DflipflopSource
- Verilog实现的D触发器及其测试，同步异步的代码都具有，而且还拥有测试代码-Verilog implementation of the D flip-flop and test, synchronous asynchronous code, but also have the test code
horse_light
- verilog语言设计跑马灯程序 同步电路设计方式 经fpga验证-Verilog language design marquee program the synchronous circuit design fpga verification
TIMTrigger_AutoInjection
- TIM1触发ADC自动注入转换,注入组的通道 ADC1和ADC2工作于同步规则模式。 ADC1配置为每次TIM1捕获事件发生时转换ADC通道14。每次规则转换结束时触发DMA传输，将 转换结果从ADC1数据寄存器传输到ADC_RegularConvertedValueTab数组。 使能自动注入功能，允许在规则通道14转换结束时自动转换注入组的ADC通道11。在注入通道 转换结束时设置JE0C标志产生ADC中断，在中断服务程序将ADC转换结果存储到 ADC_Inj
RegSimul_DualMode
- 如何使ADC1和ADC2工作于同步规则模式。 配置ADC1的通道14和通道17为连续同步规则通道。 配置ADC2的通道11和通道12为连续同步规则通道。 一旦通过软件启动规则通道组的转换，则ADC1的通道14和ADC2的通道11将同步转换。-How to make the ADC1 and ADC2 work in the mode of synchronization rules. Configuration of ADC1 channel 14 and channel
zhentongbu_VerilogHDL
- 帧同步的VHDL程序源代码，巴克码同步实现。-Frame synchronization of the VHDL source code, Barker code synchronization
key_3
- 基于p/o口中断的3位按键输入多个数据，使用p1.0，p1.1，p1.2管脚输入按键信号，通过模拟同步串口控制3个7段共阴极数码管-Based on the p/o mouth interrupted the three key input more data, use p1.0, p1.1, p1.2 tube feet enter key signal, through the simulation synchronous serial control three of seven sect
seg7_3
- 通过模拟同步串口控制 3 个 7 段共阴极数码管，使用片内时钟，时钟频率为默认值 -Through the simulation synchronous serial control three of seven sections of the cathode digital pipe, use the clock in, the clock frequency for default