搜索资源列表
qdq_new
- 采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路- Uses Verilog the HDL design, obtains the realization basis on the palm space intelligence development board to snatch the answering principle, the entire electric circuit may divi
qiangdaqi
- 设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出2—3s的音响。 设置犯规电路，对提前抢答和超时答题(例如3min)的组别鸣笛示警，并由组别显示电路显示出犯规组别。 设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分。 -a design can acc
classasm
- 数字竞赛抢答器的制作，这个是试验报告版本的，有完整的流程图，试验电路连接图，还有原程序 大家有需要的就下巴-race Responder digital production, this is a test version of the report, a comprehensive flowchart, Test circuit map, and the original procedure is needed on the chin
qiangdaqi.rar
- 用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问题时间控制。 ,Answer using Verilog prepared, and when the host announced the " start game" , t
blqd.rar
- 是采用at89c51单片机的八路抢答器外加电路原理图,Using AT89C51 MCU device plus eight Answer circuit schematic
qiangdaqi
- 基于89c51系列单片机的八路抢答器程序及电路说明。-Based on the eight-way 89C51 MCU Answer program and circuit descr iption.
SHUZIQIANGDAQI
- 第1节 引 言…… …… ……… 1 1.1 数字抢答器概述……………………………………………………………1 1.2 设计任务与要求……………………………………………………………1 1.3 系统主要功能………………………………………………………………2 第2节 抢答器硬件设计……………………………………………………………4 2.1 抢答器总体方框图……………………………………………………… 4 2.2 单元电路设计…………………………………………………………… 4
qda
- 三路智力竞赛抢答器，利用VHDL设计抢答器的各个模块，并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块：鉴别锁存模块；答题计时模块；抢答计分模块以及扫描显示模块。把各个模块整合后，通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器： （1）具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，数码管显示出抢答者的组别。同时电路处于自锁状态，使其他组的抢答器按钮不起作用。 （2）具有计分功能。在初始状态时，主持
qiangdaqi
- 用89C51制作八路抢答器：本文介绍一种用单片机控制的八路抢答器电路。本电路简单明了，所用成本低，可扩展为更多路数的抢答电路，亦可作为初学者朋友学习单片机的实验用电路。-89C51 production by eight-way devices Answer: This article describes the control of a single-chip eight-way with Answer circuit. The circuit is simple, using low-cos
szqdq
- 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number of circuits is controlled by the main circuit and expansion. Priority encoder circuit, l
DIANZIZHINENGQIANGDAQI
- 电子智能抢答器（毕业设计）内含完整论文，电路图，源程序-E-Smart Responder (Graduation) contains the full papers, schematics, source code
vhdl
- 抢答器的vhdl设计 设计任务： （1）设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。 扩展功能： （5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。 计要求： （1
kcsj
- 前言... ... ... ... ... ... ... ... ... ... ... ... ..2 课题一 8路抢答器电路设计........................................2 课题二 数字电子钟设计.............................................5 课题三 交通信号灯控制逻辑电路设计.............................12 课题四 汽车尾灯控制电路..............
vhdlcoder
- 本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码（加/减）计数显示器（ADD-SUB）。 二、指示灯循环显示器（LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
danpianji
- 八路抢答器电路设计图，可供八位参赛选手同时抢答，用于比赛时，而且电路简单，节省功耗。-Responder eight circuit design, for eight contestants answer in the same time, for the game, and the circuit is simple, to save power.
qiangdaqi
- 多路抢答器 VHDL语言设计 抢答器是各类竞赛常用的仪器设备之一，它能快速、准确地判决并显示出第一抢答者。本文作者采用MAXPLUSII 软件和MAX7000S芯片，提出了一种四路抢答器的设计方案。该方案具有判断准确、硬件电路简单、容易实现等优点。 关键字：抢答器 竞争 RS触发器 EDA -Multiple Responder Responder VHDL language design competition of various kinds of equipment used, i
second
- 利用Verilog HDL语言进行数字系统设计实现秒表的设计，涵盖原理图设计、文本设计以及进行波形仿真，并有对应的报告。报告中还包括BCD/7段译码集成电路74LS47仿真实验、单管分压式稳定工作点偏置电路仿真实验和8路智力竞赛抢答器电路设计-Use Verilog HDL language design and implementation of digital systems design stopwatch, covering schematic design, text, design,
qiangdaqi
- 一般抢答器电路复杂，要通过仿真器、应用软件、计算机等辅助设备才能验证完成，对于初学者来说，显得有些力不从心。以下设计的这款电路非常简单，只要按图一试，就能装成一台简单的八路抢答器。-General Responder circuit complex. Through emulator, software applications and computer auxiliary equipment to verify complete, for beginners, appear some abil
八路抢答器完整资料
- 八路抢答，各用一个抢答按钮； 设置一个控制开关，该开关由主持人控制；具有数据锁存和显示功能，抢答开始后若有选手按动抢答按钮，编号立即锁存，此外，要封锁输入电路，禁止其他选手抢答。(Eight road, each with one answer button; set a control switch, the switch is controlled by the moderator; has a data latch and display function, answer after th
QDQ
- 他的基本功能是，在四组参赛的情况下，首先抢答的发出抢答信号，此时其它抢答电路失去控制作用，在优先抢答的要在固定时间进行答题，否则直接扣一分(His basic function is, in the four groups of the competition, the first answer to answer the answer signal, at this time the other answer circuit lost control, in the priority to a