搜索资源列表
bbb
- AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构，该设计采用了8 X 8块级流 水线操作，运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计，并通过EDA软件给出仿真和综合结果。
hbf
- 半带插值滤波器设计、综合、仿真和硬件测试-Half-band interpolation filter design, synthesis, simulation and hardware test
ITP
- 论文上介绍的经典插值滤波器设计它用于改变频率 在不是整数点的时候插入一定量的点从而达到要求-interpolator
CIC-filter-design
- CIC滤波器的设计，实验中用到的所有完整的工程文件在test5文件夹下。 （1）一级CIC滤波器的设计，完整的工程文件包含： cic_only.mdl ma_only_standard.mdl （2）多级CIC滤波器的设计，完整的工程文件包含： cic_5th_order_pipe1.mdl cic_5th_order_pipe2.mdl fixed_point_cic.mdl （3）CIC插值和抽取滤波器的设计，完整的工程文件包含： cic
DVBS_variable_interpo_ation_rate_in_the_CIC_filter
- DVBS中可变插值率CIC滤波器设计及其FPGA实现-DVBS variable interpolation rate in the CIC filter design and FPGA implementation
FIR
- 级联优化的半带插值滤波器，分模块设计-Half-band interpolation filter cascade optimization sub-module design.
interp_24_cic
- 基于fpga的插值CIC滤波器设计,采用verilog编写，24倍插值,仿真通过-Fpga-based interpolation CIC filter design using verilog write, 24x interpolation, through simulation
filter_lpm_shaping
- 4倍内插值的fir成型滤波器，语言vhdl，工程已建立，可以直接运行-4x interpolation of fir shaping filter, language vhdl, project has been established, you can directly run
36-tap-interpolation-coefficeint
- 36阶内插值滤波器系数生成Matlab程序-A little code for generating 36-tap-interpolation-coefficient.
CIC-interpolation-filter
- 多级插值CIC滤波器，3级、过采样率为2的8位CIC插值滤波器，系统工作时钟的频率是数据速率的2倍 -Multi-stage interpolation CIC filter 3, an oversampling ratio of eight CIC interpolating filter, the operation clock frequency of the system 2 is twice the data rate
CIC_filter
- 抽取:(接收端) 中频信号IF 20M(采样率是50M) 下变频信号 MIX_O 1M(50M) 采用CIC滤波器进行降采样率。 插值:(发送端) 基带信号上变频到1M，采样率是2.5M，采用CIC滤波器进行升采样率处理。 注释：升采样率或者降采样率不会改变原始信号的中心频率，但是频谱分布会发生改变。-Extraction: (receiver) IF signal 20M (sampling rate is 50M) down-conversion signal M