搜索资源列表
chufaqi
- 触发器，eda.在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器-Triggers, eda. The actual digital systems often contain a large number of memory cells, and at the sam
8051P1602_clock
- 功能完整的1602LCD时钟实验 按K1按键进入设定状态 按K2,依次进入闹钟功能是否启用，闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态 按K3,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 LCD第二排中间显示小喇叭，表示启用闹钟功能，无则禁止闹钟功能（可在调整状态进行设置） 正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动 RICHMCU 设置状态,LCD上排最前面显示 P ,下排最前面在设置闹钟时间时显
Motor-Control
- 电机控制 交通灯 时钟温度计 数字电压表-Motor Control Traffic lights
1602-LCD-clock
- 功能完整的1602LCD时钟实验 //按K1按键进入设定状态 //按K2,依次进入闹钟功能是否启用，闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态 //按K3,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 //LCD第二排中间显示小喇叭，表示启用闹钟功能，无则禁止闹钟功能（可在调整状态进行设置） //正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动 RICHMCU //设置状态,LCD上排最前面显示 P ,下排
soda
- 实现一个苏打可乐售卖机，包括时钟分频，自动找零，能否售卖成功等功能。是中山大学移动信息工程学院数字设计的基础练习之一。-Achieve a Coke vending machine soda, including the clock divider, automatic change, the ability to sell successfully, and other functions. Exercise is one of the basic movement of Informatio
Lcd_segment
- 实现MSP430F6638LCD显示屏的数字显示功能，实现数字的逐个显示，可以显示出内部时钟频率-The function of the realization of MSP430F6638LCD display, the realization of digital one by one display, can display the internal clock frequency
s12_lab10_1a
- 串行口扩展并行口实验,使用P1.0、P1.1作为74164串行输入数据线和时钟线，74164的输出接数码管的段码，P1.2接一位数码管的位选码，在一位数码管上轮流显示数字（0～F）。-Parallel port serial port expansion experiments, P1.0, P1.1 as 74164 serial input data and clock lines, connect the digital output of the segment code 74164,
The-clock-chip-debugging-program
- 实时动态显示装置创新设计 实时动态显示装置以单片机STC为核心，利用时钟芯片，通过串行通信传递信息到数码管显示器，到液晶显示屏…，实现实时动态电子时钟的功能，以数字、图形或动画形式显示内容。-STC LCD LED
shuzizhong
- 基于VHDL语言的数字钟，有元件例化，修改时钟功能 Quartus II平台-VHDL language based digital clock, there are component instantiation, modify clock function Quartus II platform
clock
- 数字日历时钟，1． 数码管显示：秒、分、时（可同时显示，也可轮换显示） 2． 能够设置时间，“设置按键”数量不限，以简单合理易用为好。 3． 误差：1秒／天（报告中要论述分析是否满足要求） 扩展 1． 设置校准键：当数字钟显示在“整点±30秒”范围时，按动“校准键”，数字钟即刻被调整到整点，消除了±30秒的误差。 2． 加上“星期”显示（可以预置），并可以对其进行设置。 -Digital calendar clock, 1. Digital display: sec
wannianli
- 设计一个以AT89S51单片机为核心的数字电子时钟控制器，实现电子时钟的时间、日期交替显示；有闹钟设置功能；并设计开关按钮或者键盘实现时间、日期的交替显示；可随机调整参数、设置闹钟。在单片机实验板上模拟调试实现数字电子时钟控制器的功能。-Design a AT89S51 microcontroller as the core of digital electronic clock controller, to achieve the electronic clock time, date alt
STM32-LCD1602
- stm32f103c8b6驱动 lcd1602显示屏的程序，可显示字符，数字，接口已提取好，时钟也配置好。-Stm32f103c8b6 drive lcd1602 display program, it can display characters, Numbers, the interface had been extracted, the clock is configured.
CH7026_Init
- 用于嵌入式Linux下，RGB转VGA，数字转模拟信号驱动芯片CH7026 IIC配置程序，配置参数800x480,13M时钟-RGB to VGA IIC config code . 800x480pix on chip CH7026
digital-frequency-meter
- 1.用VHDL完成12位十进制数字频率计的设计及仿真。 2.频率测量范围：1Hz∼ 10KHz，分成两个频段，即1∼ 999Hz，1KHz∼ 10KHz，用三位数码管显示测量频率，用LED显示表示单位，如亮绿灯表示Hz，亮红灯表示KHz。 3.具有自动校验和测量两种功能，即能用标准时钟校验、测量精度。 4.具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。 -1. VHDL design and simulation comple
VHDL-Multi-fuction-Clock
- 设计一个多功能数字钟，要求显示格式为小时－分钟－秒钟，整点报时，报时时间为10 秒，即从整点前10 秒钟开始进行报时提示，喇叭开始发声，直到过整点时，在整点前5 秒LED 开始闪烁，过整点后，停止闪烁。系统时钟选择时钟模块的10KHz，要得到1Hz 时钟信号，必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1 和S2，S1 调节小时，每按下一次，小时增加一个小时，S2 调整分钟，每按下一次，分钟增加一分钟。另外用S8 按键作为系统时钟复位，复位后全部显示00－00－00。-T
costas
- 基于costas环路的载波同步，使收发时钟频率和相位一致，环路包括四个部分乘法器和低通滤波、鉴相器、环路滤波器和数字振荡器组成-Based on the carrier synchronization of Costas loop, the frequency and phase of the transmit and receive clock is the same. The loop consists of four parts, including the multiplier and
07_dled
- 实现数字字母的显示。。等等。。可以输定设置时间等等，还可以做时钟计时输入-Alphanumeric display.. And so on. You can set a time loser, etc., can also do clock input
Sequence-Detector
- 利用状态机设计一个序列检测器，用以检测“1101”。用btn[1]和btn[0]作为输入分别代表1和0，输入的当前数字显示在数码管最后一位，每当新输入一个数字，之前输入的数字左移一位，依次显示出最近输入的四位数字，无输入时数码管不显示任何数字。clk时钟需要分频后才可作为检测时钟（建议分频至190Hz），每当检测到序列中有“1101”出现时，led[0]点亮，即数码显示管上显示“1101”时led[0]点亮；当按下btn[2]时恢复初始状态。-The use of a state machine
UART_DPLL
- 通过串口uart rs232控制的全数字锁相环，dpll， 可锁时钟相位-UART CTORLER DPLL MODULE CLK
shizhong
- 这是用VHDL编写的数字逻辑时钟电路，实现计时和由23:59到00:00转换的功能，已经在FPGA中测试通过！-This is written in VHDL digital logic circuit。It can realize the function of timing and by 23:59 to 00:00 conversion, has been in the FPGA test through!