CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 机顶

搜索资源列表

  1. CheerTek

    0下载:
  2. 机顶盒方面的设计资料,仅供参考,中文文档说明,提供机顶盒方面的解决方案。-Set-top box design aspects of the information is for reference only, Chinese documents show that in providing set-top box solution.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:165424
    • 提供者:lyh
  1. iptv

    0下载:
  2. iptv机顶盒源码,包括原理图在内,UCOS-II系统-iptv set-top box source, including schematics, including, UCOS-II system
  3. 所属分类:uCOS

    • 发布日期:2017-04-09
    • 文件大小:2173186
    • 提供者:winco
  1. verilog

    1下载:
  2. 介绍了一种硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下 (1DP—DOwN)的设计思路,Vernog}Ⅱ)L对系统硬件的描述和状态机的设计-Introduced a hardware-controlled automated data acquisition system design, including digital systems from top to bottom (1DP-DOwN) design ideas, Vernog} Ⅱ) L of the system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:209996
    • 提供者:郭天然
  1. digital-clock

    1下载:
  2. 数字钟是计时仪器,它的功能大家都很熟悉。本实验对设计的电子钟要求为: 1.能够对s(秒)、min(分)和h(小时)进行计时,每日按24h计时制; 2.min和h位能够调整; 3.设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟,二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成,小时计数器较复杂,需要设计一个24(或12)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:11771
    • 提供者:hanbaoshuai
  1. vhdl-xiyiji

    0下载:
  2. 基于quartus2的vhdl状态机——洗衣机编程应用,采用EDA自顶向下的设计方法。-The vhdl state machine based quartus2- washing machine programming applications, the EDA top-down design approach.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1002994
    • 提供者:zenpging
  1. hi2010-DVB-S

    0下载:
  2. 海尔Hi2010机顶合源代码,KEIL C开发-Haier Hi2010 top combined source code, KEIL C development
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-13
    • 文件大小:2757606
    • 提供者:恐龙
  1. 基于ros--stm32的人脸追踪项目

    1下载:
  2. STM32实现人脸跟踪,通过舵机控制摄像头跟踪人的脸,顶顶顶顶顶顶顶(STM32 realizes face tracking. The camera is controlled by the steering gear to track people's face)
  3. 所属分类:单片机开发

    • 发布日期:2020-09-07
    • 文件大小:4964352
    • 提供者:zszszzs
搜珍网 www.dssz.com