搜索资源列表
译码器
- 通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。 试验平台：MaxPlusII -through the use of VHDL hardware descr iption language said a special components (such as interrupt controllers, error control coding / decoding devic
ldpc
- 这个是用VC编的关于LDPC码方面的应用程序,很全的,包括编码译码等方面的仿真
DPJWXKZ.zip
- 基于pt2262/2272编码/译码芯片的单片机无线控制系统,控制十路开关量的单片机控制程序,Pt2262/2272-based encoding/decoding chip, single-chip wireless control system, control the volume of 10 single-chip switch control procedures
audio_video_encdec.zip
- Ti davinci系统测试语音及影像编码译码输出入程序，采用XDM规范,ti davinci audio video encode decode test
BCHencodeanddecode
- bch 编码和译码，用硬件语言vhdl实现-bch edcode and decoder
Chapter10
- 第十章的代码。 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
viterbi
- verilog程序，实现了（2，1，4）卷积码编码，和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder
hanming
- 产生m序列作为输入信号，能够实现(7,4)汉明码编码和译码功能。同时，还有加噪模块。 在QuartusII工作环境下使用-M sequence generated as the input signal, can be achieved (7,4) hamming code encoding and decoding functions. There are also additional noise modules. Working environments in the QuartusI
c23_RS_decoder
- 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design
cf_ldpc
- ldpc码编码、译码设计，使用vhdl语言编写，包括c语言写的测试代码-ldpc code encoding, decoding design, vhdl language use, including testing c language code
juanjiturbo
- 卷积编码和译码过程，维特比译码，含有测试程序-turbo encoder and decoder
3.3
- 编码-译码显示电路 输入按键0-9 用数码管显示输入数据-Encoding- decoding display circuit input keys 0-9 shows the input data with a digital control
mancodec
- 曼彻斯特编码器与译码器 FPGA嵌入式项目开发-mancodec fpga
HDB3
- HDB3编码器与译码 HDB3编码器与译码-HDB3 encoder and decoder
my_code
- 编码器和译码器，Verilog实现，有具体实验说明文档。-Encoder and decoder, Verilog realization of a specific experiment documentation.
codec54x
- 卷积编码和维特比译码在C54上的实现，该程序采用C和汇编混合编程的方式。-Convolutional coding and Viterbi decoding on the C54 implementation, the program mixed with C and assembler programming approach.
mcsdte
- FPGA嵌入式项目实战，曼彻斯特编码器与译码器-FPGA embedded project combat, Manchester encoder and decoder
（2,1,3）卷积编码和viterbi译码
- 自己写的（2,1,3）卷积编码器和viterbi译码，测试已通过
LDPC_TMH_11_译码_初始化-多次迭代
- 该代码是实现LDPC编译码的C语言实现，编码采用的IRA LDPC编码算法，而译码采用的是对数域上的BP算法（LLR BP 算法），该代码先是实现了LDPC代码的编码过程，然后在通过LLR BP算法一步一步实现译码过程。译码主要过程有：初始化过程，校验节点更新过程，比特节点更新过程，最后进行译码判决，如果满足译码要求或者达到迭代最大次数则退出，否则返回到校验节点更新继续往下循环执行。(This code is to achieve the LDPC code by the C language,
RS编译码器verilog
- 本设计提供RS（255，247）码的编码和解码的Verilog源代码。 已验证0~4个错误的编码与解码功能。