搜索资源列表
dpjjx
- 把所有端口的同时置高置低,不断闪烁 2 p1 口3 路流水灯理解2 进制数与端口的关系 3 单片机的加法:把52h+0fch 结果送p1 口 4 单片机的乘法:把ff*03h 结果送p1 5 单片机的二进制加法 6 单片机的两位计数器 7 学习单片机的逻辑运算 8 进一步学习单片机的逻辑运算 9 循环移位指令的流水灯 10 理解熟悉散转结构的程序 11 位操作指令的学习 12 比较指令的学习与cy位
IS-95/CDMA2000基带成形滤波器的实现
- IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现： 本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示 ,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
DSP_FIR_Lab
- DSP的FIR实验，包含三种FIR实现形式，直接型，转置型，累加型，并且附带testbench,经过modesim测试没问题。-This is DSP FIR lab, it includes there forms to implement FIR, direct form, transposed form and time mulitple form, all code has been tested on Modesim.
memoryarray
- 由VHDL撰写的两记忆体转置程序，内含testbench与转置源码。-VHDL written by the two memory migration procedures, includes testbench and migration source.
ImplementationofHighSpeedUpDownConversionFIRFilter
- 为了对FPGA 的资源占用量最小，以便实现 片上系统(SoC)设计，充分利用了上下变频过程中I，Q 数据流的特点，仅用一套滤波器运算单元分时复用对I，Q 滤波，同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil
04
- 把文字信息转换为30*30点阵图形,默认保存到D:\1.txt,源码中包含位图转置/行列变换程序,用来适应led显示板的电路,修改程序代码可以让生成出来的位图文件适合自己的led电子广告牌-The text message is converted to 30* 30 bitmap graphics, the default save to D: \ 1.txt, the source code contains the bitmap transpose/ranks of the transfo
erlybird-bin-0.11.1-ide
- ErlyBird 是Erlang 基于NetBeans的IDE开发环境。 主要的功能有： * 语法检查 * 语法高亮 * 函数导航窗口 * 代码折叠 * 缩进 * 代码补齐(内置函数、OTP函数、项目函数等)，按Ctrl+Space或自己定义 * 跳转到函数定义处(OTP函数、项目函数)，按Ctrl点击函数名 * 项目管理。创建/编译等，编译基于Emakefile。原来的代码需自己拷贝到新建项目目录中 * 跳转到编译错误
traffic-lights
- 交通灯代码，可实现东西南北红绿灯显示及倒计时，紧急情况可重置，还可实现左转点阵显示。-Traffic light code to achieve the East and West traffic light shows and countdown, emergency situations can be reset, but also to achieve turn left dot matrix display.
s2p
- 使用verilog编写的串转并源代码，4位输入，带有输入使能，输出置位-S2P code in verilog
ars
- 用于四轴飞行器的姿态算法，内含各种矩阵加减乘转置、求逆等运算，及姿态kalman滤波算法，可适用于低速旋翼机的姿态导航-For four-axis spacecraft attitude algorithm, containing a variety of matrix addition and subtraction to multiply the transpose and inverse operations, and attitude Kalman filtering algorithm
Transpose-three-tuple-table
- 输入一个三元组表，先输出其矩阵形态，然后对其进行转置并输出转置后的矩阵-Enter a three groups, the first output matrix form, and then transpose matrix transpose and output after the
STM32F103boot
- STM32启动过程解析 1、 通过boot引脚设置可以将中断向量表定位于SRAM区，即起始地址为0x2000000，同时复位后PC指针位于0x2000000处； 2、 通过boot引脚设置可以将中断向量表定位于FLASH区，即起始地址为0x8000000，同时复位后PC指针位于0x8000000处； 3、 通过boot引脚设置可以将中断向量表定位于内置Bootloader区，本文不对这种情况做论述； &
STM32F103boot
- STM32启动过程解析 1、 通过boot引脚设置可以将中断向量表定位于SRAM区，即起始地址为0x2000000，同 时复位后PC指针位于0x2000000处； 2、 通过boot引脚设置可以将中断向量表定位于FLASH区，即起始地址为0x8000000，同 时复位后PC指针位于0x8000000处； 3、 通过boot引脚设置可以将中断向量表定位于内置Bootloader区，本文不对这种情况做 论述； 而Cortex-M3内核规定，起始地址必须存放堆
pudn
- 移动机器人控制，静电场边值问题，c51时钟及报时，c51数字钟，动态二维转置-Mobile robot control, electrostatic field boundary value problem, c51 clocks and timekeeping, c51 digital clock, dynamic two-dimensional transpose
armfly-DSP-tutorials-Chapter-20
- 本教程使用的DSP库来自ARM官方，此库支持以CM0，CM3，CM4以及CM7为内核的所有MCU。本期教程主要讲解矩阵运算中的放缩，乘法和转置。-This tutorial uses a DSP library the ARM official, this library supports CM0, CM3, CM4 and CM7 for the kernel of all MCU.
5_fir_tran
- 经典的verilog语言实现转置型FIR滤波器的代码(Code of Inverted FIR Filter Implemented by Classical Verilog Language)
瑞奇达CS5213|HDMI转VGA方案|CS5213规格书
- 1.CS5213介绍 Capstone CS5213 HDMI到VGA转换器结合了HDMI输入接口和模拟RGBDAC输出。带支持片上音频数模转换器，节省成本，优化电路板空间。嵌入式单片机基于工业标准8051内核。 CS5213适用于多个细分市场和显示应用，如笔记本电脑、主板、台式机、转换和对接系统。 Capstone CS5213 HDMI到VGA转换器结合了HDMI输入接口和模拟RGBDAC输出。带支持片上音频数模转换器，节省成本，优化电路板空间。嵌入式单片机基于工业标准8051内核。
CS5266设计Type-C转HDMI带PD3.0快充拓展坞方案
- CS5266是一款高性能type-C/DP1.4至HDMI2.0b带PD3.0快充转换器，设计用于将USB Type-C源或DP1.4源连接至HDMI2.0b接收器。 CS5266集成了一个兼容DP1.4的接收器HDMI2.0b兼容发射机。此外，还包括两个CC控制器，用于CC通信，以实现DP Alt模式和功率传输功能，一个用于上游Type-C端口，另一个用于下游端口。DP接口包括2条主通道、辅助通道和HPD信号。接收器支持每通道最大5.4Gbps（HBR2）数据速率。DP接收机结合了HDC
CS5268芯片资料|CS526 TYPE-C转HDMI+VGA|CS5268中文规格书
- 1简介 CapstoneCS5268是一款高性能Type-C/DP1.4至HDMI2.0b和VGA转换器，设计用于将USB Type-C源或DP1.4源连接至HDMI2.0b接收器。CS5268集成了DP1.4兼容接收机、兼容HDMI2.0b的发射机和VGA输出接口。此外，还包括两个CC控制器，用于CC通信，以实现DPAlt模式和功率传输功能，一个用于上游type-c端口，另一个用于下游端口。 DP接口包括2条主通道、辅助通道和HPD信号。接收器支持每通道最大5.4Gbps（HBR2）数据速
CS5269瑞奇达|TYPEC转HDMI带PD3.0快充芯片规格书|CS5269中文说明书
- 一、CS5269介绍 Capstone CS5269是一款高性能Type-C/DP1.4至HDMI2.0b和VGA转换器，设计用于USB Type-C源或DP1.4源连接到HDMI2.0b接收器。CS5269集成了DP1.4兼容接收机、兼容HDMI2.0b的发射机和VGA输出接口。另外，两个CC控制器包括CC通信，以实现DPAlt模式和PD传输功能，一个用于上游Type-C端口和另一个用于下游端口。 DP接口包括4条主通道、辅助通道和HPD信号。最高支持5.4Gbps(HBR2）的数据速率。