搜索资源列表
deinterlace
- Xilinx提供的一种利用线缓存进行插值的隔行变逐行程序，比普通算法效果有很大改进。-Xilinx to provide a linear interpolation for the cache interlaced progressive change procedures, than ordinary algorithm results are greatly improved.
caiji
- 模拟ccd摄像头的图像采集程序。采集方式为隔行实时采集，中断方式后台进行，不影响前台操作。采集分辨率为35*25，根据系统速度可调整。
transfer_1
- EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是
52
- LED静态屏测试程序。通过隔行、隔列、斜线显示，检验LED显示屏是否出现故障。
danpianji
- 在实验板上编程实现2008年日历和实时时钟： 1 时-分-秒（2位-2位-2位）显示 可通过键盘置入时间值。 2 每隔5分钟在LED上从右向左滚动显示年_月_日3次，如： 2008_01_20 2008_01_20 3 实现每日闹铃和预约提醒功能，闹铃时间和提醒时间可用按键设置。闹铃和提醒采用不同的提示音表示。 4 通过串行通信实现双机时钟同步工作。
M150II
- EPSON-M150II／M160系列针式微型打印头-Micro-needle EPSON-M150II/M160 Series print head
LKG320240B
- LKG320240，汇编代码，显示图形，图片，全显，反显，隔行显等功能，联凯的-LKG320240, assembly code, display graphics, pictures, all significant, anti-Hin, Hin-interlacing and other functions, in conjunction Kay
uart_v
- 单片机A/D接电位器，串行口接PC机，单片机每隔1秒将采集的电压经串行口送给PC机。-Single Chip A/D then potentiometers, serial port access PC, SCM will be collected at intervals of 1 second, the voltage through the serial port to give PC.
CCD_Capture
- * 高速视频A/D采集模块 参考例程 * 基于MC9S12DG128芯片，除PLL部分，其他可直接移植至XS128 * 40M主频，采样点数110点，程序优化后，性能更可提高 * 使用本模块，单片机采集速度与片内A/D时钟无关，性能与主频之间关联 * 所以采用更快的处理器，将获得更高的分辨率 * 本程序在采集每场图像，每行110个点，每隔5行采集一次，连续采样-* High-speed video A/D acquisition module reference routin
19264E-01
- 利用51单片机来对19264液晶进行点阵的扫描，隔行闪烁，然后换行扫描-Used on 19 264 51 MCU to be dot-matrix liquid crystal scan, interlaced flicker, and then wrap scan
LCD-Display-Driver-Design
- ： 为了将液晶显示器( L C D) 用于军用设备和一些特殊领域， 采用工, _ l k N ． F P G A, ~片， 自 行设计L C D显示 驱动逻辑， 研制一种能够可靠工作于． 4 0 ～ + 6 5 ℃的L C D显示驱动器。 该显示驱动器能够接收隔行扫描 诵视 曩 信号 。 逝待去隔行和缩放处理 。 买现清聚显示。 簧通过 蔷低温头验o-: For the liquid crystal display (LCD) used in military equipment a
aaa
- 设计两个单片机实现双机通讯功能。通讯方式自选，需要有数据校正功能，校正方式可自己设计。 一台单片机作为99秒定时器，每隔一秒的时间，计时器自动加一，计时器个位满十向高位进位，累计计时99秒即清0重新计数。 另外一台单片机通过串行通讯接口与99秒定时单片机通讯。通讯单片机通过P1口外接4-5个按键，键值从P1口读入，通过串行通讯键值可传输到秒定时器单片机一端。秒定时单片机根据串行通讯传来的键值，可实现定时器的启动、停止、清零功能。-Designed to achieve double tw
MODELSYS
- 用verilog编写的运动自适应去隔行算法 表扩边缘检测 sad最小值编写-Verilog written with motion-adaptive deinterlacing algorithm detects the edge of the table to expand the minimum write sad
dintlace
- 功能超强的视频信号隔行转逐行的滤波verilog代码，经过fpga验证。-The function of super-interlaced video signal transfer progressive filter Verilog code, after the fpga verification.
chuankoushoufa
- 接收代码: 对接收数据的采样频率：16X9600HZ 接收代码编写思路： 首先判断起始位,没有数据传输时，起始位为“1”的状态，当有数据时起始位为“0”。因为采样的频率是通信频率的16倍，所以当连续8次（数据位正中间）采集为“0”时就认为是有数据到来。那么可以开始采集数据位，以后每隔16个脉冲采集一个数据（每个数据的正中央，不易发生畸变的部分），连续采样8次，即完成数据位的采集。最后实现串并转换。如此重复即可。（因为通信已经预约好，停止位和校验位都为“1”，不会对数据产生影响。）
qugehang
- 用verilog代码实现视频去隔行，功能强大，有必要的注释-Video Deinterlacing
Sdram_Control_4ports
- 这是去隔行程序里的一个模块，主要是做sdram的4口控制的连接。-This is a de-interlacing program module sdram four control connection.
fft
- 实现功能：基8实现64点FFT处理器（进行两次8点FFT计算，采用基8进行64点） 详细说明：硬件结构包括六部分，分别为输入模块、8点FFT模块、乘法模块、顺序调整模块、输出模块和总控制模块。 其中，输入模块的主要功能是将串行输入的64个数据进行分类，分成8批次，每次8个输入到8点FFT模块中进行计算。 8点FFT模块：FFT是DFT的快速算法，当点数较大时，可以较大的减少DFT的运算量。常用的FFT算法主要有两种，分别为按时间抽选的FFT算法（DIT-FFT）和按频率抽选的FFT算
usat
- 实验器材: 战舰STM32F103开发板V3版本 实验目的: 学习串口的使用(接收与发送) 硬件资源: 1,DS0(连接在PB5) 2,串口1(波特率:115200,PA9/PA10连接在板载USB转串口芯片CH340上面) 实验现象: 本实验,STM32通过串口1和上位机对话，STM32在收到上位机发过来的字符串(以回车换 行结束)后， 原原本本的返回给上位机。下载后，DS0闪烁，提示程序在运行，同时每 隔一定时间
ADV7280-ADV7180-data
- 视频解码芯片ADV7280 ADV7180输出BT656格式配置参考，自己项目调试用，主要区别ADV7280芯片支持去隔行功能，输出图像质量明显提高。-ADV7280 ADV7180 video decoder chip output format BT656 configuration reference, debugging your own project, the main difference ADV7280 chip supports deinterlacing function,